专利名称：用于从一锁存电路提供扫描输出的可扫描锁存电路和方法
本申请涉及编号为08/790,259的美国专利申请，其于1997年1月27日申请，名称为用为纹波多米诺逻辑的锁存结构(LATCH STRUCTURE FORRIPPLE DOMINO LOGIC)，其公开内容在此引入以作参考。该较早申请的利益在35U.S.C.Section 120下要求保护。
本发明涉及半导体集成电路，尤其涉及可以受到扫描测试的锁存电路。
半导体集成电路装置可用来提供简化的故障诊断测试。提供这种测试的一种设计技术称为扫描通路设计(scan path design)。在扫描通路设计中，设置电路元件以包括一系列用于诊断测试目的的耦合(linked)移位寄存器。经过这些耦合移位寄存器的位转移路线称作扫描通路。位转移操作用来向每个耦合电路元件连续提供诊断测试数据。
扫描通路中每个电路元件包括一扫描输入端以及电路元件的常规数据输入端和数据输出端。电路元件的扫描测试操作过程中，禁止电路元件的正常工作。随着能够进行扫描测试，施加给普通可扫描电路元件扫描输入端的信号在线路元件的数据输出端产生一个相应的扫描输出信号。也可在一分开的扫描输出端提供扫描输出信号。由电路元件响应信号形式的扫描所产生的扫描输出信号应当与会由电路正常操作产生的信号一致。产生预测扫描输出信号的电路元件故障显示出电路元件的故障。
尽管集成电路中扫描测试电路元件的性能简化了诊断测试，但扫描通路设计有一些缺点。一个缺点是附加的扫描测试电路对正常工作的电路元件性能有影响。与一特殊电路元件相关的扫描测试电路可以向电路元件关键通路增加相当大的电容。该增加的电容导致正常工作中电路元件性能的大幅度下降。
本发明的一个目的是提供一种可扫描锁存电路，其中在正常工作中，附加扫描电路基本上不会降低该电路的性能。本发明的另一目的是提供用于从一锁存电路提供扫描输出的方法，该方法基本上不会造成锁存电路正常工作下的性能降低。
根据本发明的锁存电路通过一反馈通路施加扫描输入数据，该反馈通路与锁存电路关键通路相隔离。在这种情况下“隔离”的意思是，反馈通路并不直接接至电路关键通路。反馈通路上的信号并不直接施加到电路关键通路上，但可用来控制电路关键通路上的信号。一分开的扫描输出信号还优选由锁存电路反馈通路中的信号推导出。通过经隔离反馈通路的扫描测试，扫描电路基本上没有增加锁存电路关键通路的电容。
该锁存电路包括一锁存数据输入节点，该锁存数据输入节点经一锁存输入元件接至数据输出节点。该锁存数据输出节点包括电路关键通路。接至输出节点的反馈通路通过第一和第二隔离元件优选通过倒相电路与数据输出节点相隔离。可以包括通过门元件(pass gatearrangement)的扫描允许(enable)元件响应于一个扫描允许信号，在反馈通路中选择性将第一反馈节点从第二反馈节点上解耦，由此断开反馈通路以便于扫描测试。在正常工作中，扫描允许元件耦合第一和第二反馈节点，使锁存电路正常工作。
当扫描允许信号施加于扫描允许元件上由此解耦合第一和第二反馈节点时，接至第二反馈节点的扫描输入元件施加一扫描输入信号以控制锁存电路数据输出节点上的信号。即，扫描输入元件通过第二反馈节点在测试数据中施加扫描，第二反馈节点是与锁存电路关键通路相隔离的点。而且，本发明优选形式包括一扫描输出元件，在进行扫描测试时，利用反馈通路上的信号产生一分开的扫描输出信号。优选扫描输出元件由一扫描时钟控制，以独立于数据输出节点处的信号来保持分开的扫描输出信号。
通过经隔离反馈通路在测试数据中施加扫描，扫描电路不向锁存电路关键通路增加电容。而且，由于扫描输出元件使用了反馈通路中的信号来产生扫描输出信号，所以扫描输出电路也不向锁存电路关键通路增加电容。此外，与扫描出电路相关的优选扫描时钟装置在电路不工作于扫描测试模式时，提供了附加的功能性输出。
根据以下对优选实施例的描述连同附图，本发明的这些与其他目的、优点和特性将变得清楚。
图1是将本发明原理具体化的可扫描锁存电路示意图。
图2是显示由图1中所示电路利用和产生的各种信号的时序图。
参照图1，可扫描锁存电路10包括数据输入节点11，它通过锁存输入元件13连接到数据输出节点12。数据输出节点12包括本发明这种形式的电路关键通路。锁存电路10还包括一反馈通路，该反馈通路含有第一反馈节点16和第二反馈节点17。该反馈通路通过第一隔离元件18和第二隔离元件19与数据输出节点12相隔离。为方便扫描测试，锁存电路10含有扫描允许元件21和扫描输入元件22。本发明的优选形式还包括一分开的扫描输出元件23。
锁存电路10适于选择在一种锁存模式或扫描测试模式下运行。在锁存模式下，电路10将来自数据输入节点11的数据“d”锁存至数据输出节点12的锁存输出“q”。在扫描测试模式下，锁存电路10经扫描输入元件22接收扫描测试数据，并且优选与来自扫描输出元件的一隔离扫描输出信号“so”一起，在输出节点12产生一扫描测试输出。数据信号“d”和锁存输出“q”之间的关系以及与锁存电路10相关的其他信号显示在图2的时序图中。
在锁存模式下，锁存输入元件13利用数据输入节点11的信号“d”在数据输出节点12上产生信号“q”。图示锁存输入元件13包括一通过门元件，该通过门元件具有第一P型场效应晶体管(FET)和一个N型FET。N型器件27的漏-源导通路径将数据输入节点11连接到数据输出节点12，同时连接器件栅极以接收锁存输入信号c1。P型器件26的源-漏导通路径与N型器件27并联连接在数据输入节点11和数据输出节点12之间。连接P型器件26的栅极以接收信号c1_b，信号c1_b是锁存输入信号c1的互补信号。包括锁存输入信号c1互补信号(c1_b)的本公开内容中描述的任何互补信号可由任何适当装置产生，这些装置包括适当的倒相电路(图中未示)。
对于本公开和以下的权利要求书来说，晶体管将称作“器件”。“器件”一词意在包括任何适当的开关器件，包括图示FETs。那些本领域的普通技术人员可以理解的是，尽管本发明在图1中公开为利用FETs，但以其他晶体管技术也可实现本发明。
在锁存模式下，扫描允许元件21将第一反馈节点16耦合到第二反馈节点17上，由此关闭了反馈通路。图示扫描允许元件21还包括一通过门元件，该装置含有一N型器件29和一P型器件30。P型器件30其源-漏导通路径分别连接第一和第二反馈节点16和17，并且其栅极受到连接以接收信号scanc1。N型器件29其漏-源导通路径接在第一和第二反馈节点16和17之间，并且其栅极受到连接以接收信号scanc1_b，该信号是信号scanc1的互补信号。“低”信号scanc1和“高”信号scanc1_b将器件29和30置于与反馈节点16和17耦合的导通状态。该信号状态可称作扫描禁止信号状态。
对于本公开内容来说，“高”电平信号包括基本上在系统电源电压Vdd上的信号，代表第一逻辑状态。“低”电平信号是指在系统参考电压或地的信号，代表相对逻辑状态。
第一隔离元件18包括一倒相电路，该倒相电路有一耦合到数据输出节点12的倒相输入端33和耦合到第一反馈节点16的倒相输出端34。尽管图1所示优选锁存电路10包括一倒相电路，可是那些本领域的普通技术人员可以理解的是，反馈通路可与数据输出节点12隔离，而不需要对来自数据输出节点的信号进行倒相。这种非倒相装置被认为与图1所示倒相隔离装置等同。
第二隔离元件19包括一时钟倒相电路，该电路由锁存输入信号c1及其互补信号c1_b作时钟。图示时钟倒相器包括第一和第二P型器件，分别是37和38，它们的源-漏导通路径串联连接在系统电压源Vdd与耦合到数据输出节点12的输出节点39之间。第一P型器件37的栅极耦合到第二反馈节点17，而第二P型器件38的栅极被接收锁存输入信号c1。优选的第二隔离元件19还分别包括第一和第二N型器件40和41，它们的漏-源导通路径串联连接在电路输出节点39和系统参考电压或地之间。第一N型器件40的栅极耦合到第二反馈节点17，而连接第二N型器件41的栅极以接收信号c1_b。
现在参照图1和2来描述电路10d锁存模式运行。锁存模式下，数据输入节点11的信号“d”用来在数据输出节点12处产生信号“q”。在本发明的图示形式中，“高”电平锁存输入信号c1及其互补信号c1_b将锁存输入元件13的器件26和27置于导通状态，允许数据输入节点11处的信号“d”到达数据输出节点12上。因而，锁存输出信号“q”跟随锁存输入信号“d”。那些本领域的普通技术人员可以理解的是，尽管图1中示出了双器件通过门元件以用来将节点11处的数据传递到输出节点12，但也可采用许多其他装置。倒如，可以使用单个信号器件来传递数据。另一方面，可以用倒相装置产生信号“q”，信号“q”相对于数据信号“d”倒相。利用数据输入节点11处的信号“d”在数据输出节点12处产生数据输出信号“q”的这些替代装置被认为与图1所示通过门元件13等同。
数据输出节点12处的信号在含有第一隔离元件18的倒相电路中倒相，该倒相信号沿着从第一反馈节点16经扫描允许元件21的反馈通路，最终施加于第二反馈节点17。在本发明的图示优选形式中，“高”锁存输入信号c1及其互补信号c1_b禁止含第二隔离元件19的时钟倒相器工作，以使倒相电路无法阻止(fight)数据输出节点12处理想数据信号“q”的形成。然而，一旦锁存输入信号c1变“低”，其互补信号c1_b变“高”，就使第二隔离电路19工作，将第二反馈节点17处的信号倒相，并将该倒相信号反过来施加于数据输出节点12。对于锁存模式，只要锁存输入信号c1保持“低”而其互补信号c1_b保持“高”，电路10就在数据输出节点12处保持理想锁存输出信号“q”。
在扫描测试模式下，锁存输入信号c1持续保持“低”而其互补信号c1_b保持“高”。这样，包括第二隔离元件19的时钟倒相器保持工作状态，以便第二反馈节点17处的信号在数据输出节点12处控制“q”。而且，在c1“低”和c1_b“高”的情况下，数据输入节点11处的信号“d”对数据输出节点12处的信号没有影响。
为进行扫描测试，首先使扫描允许元件21工作，分别将第一和第二反馈节点16和17解耦，由此断开反馈通路。在本发明的图示形式中，信号scanc1变成“高”而其互补信号scanc1_b变为“低”，以将器件29和30均置于非导通状态，将节点16和17解耦，防止第一反馈节点16处的信号影响第二反馈节点17处的信号。该“高”信号scanc1和“低”信号scanc1_b的结合可称作扫描允许信号状态。那些本领域的普通技术人员可以理解的是，许多其他装置——倒相和非倒相的——都可用来有选择地断开两个反馈节点16和17之间的反馈通路。这些其他的装置被认为与图1中所示结构等同。
对于自第一反馈节点16解耦的第二反馈节点17来说，扫描输入元件22利用扫描信号“si”通过第二反馈节点控制输出信号“q”。本发明图示形式中，扫描输入元件22包括时钟倒相器，该时钟倒相器由信号scanc1及其互补信号scanc1_b控制。当扫描输入元件22工作时，扫描输入信号“si”倒相，该倒相信号施加于第二反馈节点17。该信号在第二隔离元件19处再次倒相，导致数据输出节点12处的信号“q”跟随扫描信号“si”。一旦在数据输出节点12处产生理想信号“q”，扫描允许信号scanc1可变为“低”(而其互补信号scanc1_b可变为“高”)以使扫描允许元件21再次耦合第一和第二反馈节点16和17，因为在这种情况下，节点将承载一个共用信号(节点12处信号“q”的倒相信号)。
号“q”可图示扫描输入元件22包括第一和第二N型器件，分别为44和45，它们的漏-源导通路径串联连接在时钟倒相器输出节点46和系统参考电压之间。倒相器输出节点46耦合到第二反馈节点17上。连接第一N型器件44的栅极以接收扫描信号“si”，而连接第二N型器件45的栅极以接收扫描允许信号scanc1。图示扫描输入元件22还包括第一和第二P型器件，分别是47和48，它们的源-漏导通路径串联连接在电源电压Vdd和电路输出节点46之间。连接第一P型器件47的栅极以接收扫描信号“si”，而连接第二P型器件48的栅极以接收信号scanc1_b(scanc1的互补信号)。
尽管在电路10运行于扫描测试模式时数据输出节点12处的输出信作为扫描输出信号，但图1所示本发明的优选形式通过扫描输出元件23提供了一个分开的扫描输出信号“so”。扫描输出元件23包括倒相装置，该倒相装置将第一反馈节点16处产生的信号倒相以提供扫描输出信号“so”。图1所示优选倒相扫描输出元件23由一扫描时钟信号c2作时钟以保持扫描输出信号“so”与信号“q”无关。
优选的扫描输出元件23包括一时钟倒相器51，该时钟倒相器51的倒相器输入节点52耦合到锁存电路反馈通路，优选在第一反馈节点16处。时钟倒相器51的输出节点53耦合到第一中间节点55。时钟倒相器51包括第一和第二N型器件，分别为56和57，它们的漏-源导通路径串联连接在时钟倒相器输出节点53和系统参考电压之间。第一N型器件56的栅极耦合到倒相器输入节点52，而第二N型器件57的栅极被连接接收扫描时钟信号c2。优选时钟倒相器51还包括第一和第二P型器件，分别为58和59，它们的源-漏导通路径串联连接在电源电压Vdd和时钟倒相器输出节点53之间。第一P型器件58的栅极耦合到电路输入节点52，而连接第二P型器件59的栅极以接收信号c2_b，它是扫描时钟信号c2的互补信号。
第一中间节点55耦合到一中间倒相器62的输入节点61上，该中间倒相器62的输出节点63耦合到第二中间节点65上。第二中间节点65向一末级(final)倒相器67提供输入，该末级倒相器67向扫描输出节点70提供其输出，以作为扫描输出信号“so”。
图示扫描输出元件23包括一反馈装置，它具有第一和第二P型器件，分别为72和73，它们的源-漏导通路径串联连接在系统电源电压Vdd和第一中间节点55之间。连接第一P型器件72的栅极通以接收第二中间节点65处的信号，而连接第二P型器件73的栅极以接收扫描时钟信号c2。该反馈装置还包括第一和第二N型器件，分别为74和75，它们的漏-源导通路径串联连接在系统参考电压和第一中间节点55之间。连接第一N型器件74的栅极以接收第二中间节点65处的信号，而连接第二N型器件75的栅极以接收信号c2_b。
图示扫描输出元件23的运行中，第一反馈节点16处的信号在时钟倒相器51处倒相，只有在扫描时钟信号c2变为“高”和其互补信号c2变为“低”时，倒相信号才施加于第一中间节点55。第一中间节点55处的信号由中间倒相器62再次倒相，并且由末级倒相器67最后一次倒相，以在扫描输出节点70处提供扫描输出信号“so”。在这种情况下，“高”c2信号和“低”c2_b信号分别使反馈器件73和75截止，以便反馈装置无法阻止来自锁存反馈通路的进入信号。然而，一旦扫描时钟信号c2变为“低”而其互补信号c2_b变为“高”，扫描输出元件23的反馈装置就保持第一中间节点55处产生的信号，这样，只要扫描时钟信号c2保持“低”，就保持扫描输出节点70处的扫描输出信号“so”。因此，当电路10在扫描测试模式下运行时，图示扫描输出元件23运行以提供分开的扫描输出信号“so”。当电路10在锁存模式下运行时，图示扫描输出元件23可在扫描输出节点70处提供一分开的功能输出。可独立于数据输出节点12处的信号“q”而保持该分开的功能性输出。
上述优选实施例意在说明本发明的原理，但不限制本发明的范围。在不脱离以下权利要求书的范围的情况下，那些本领域的普通技术人员可以完成各种其他实施例和对这些优选实施例的改进。例如，尽管在本发明图示形式中提出的通过门和时钟倒相器利用了两个信号(例如c1和c1_b)，但本发明的其他形式可以仅用单个信号工作。各种时钟装置可用来控制将本发明原理具体化的可扫描锁存电路。而且，尽管图示锁存电路10包括一静态锁存，但可根据本发明通过与定时锁存电路相关的隔离反馈通路来施加扫描测试数据。
权利要求
1.一种锁存电路，包括(a)一锁存输入元件，它连接在一数据输入节点和一数据输出节点之间，该锁存输入元件在数据输入模式时接收数据，并且响应于锁存输入信号利用数据输入模式时的数据控制数据输出节点的信号状态；(b)第一隔离元件，具有耦合到数据输出节点的输入端和耦合到第一反馈节点的输出端，第一隔离元件利用数据输出节点的信号状态在第一反馈节点处产生第一反馈信号；(c)第二隔离元件，具有耦合到第二反馈节点的输入端和耦合到数据输出节点的输出端，第二隔离元件利用第二反馈节点处的信号状态控制数据输出节点处的信号状态，第一隔离元件和第二隔离元件使反馈通路与数据输出节点相隔离；(d)一扫描允许元件，它连接在第一反馈节点和第二反馈节点之间，扫描允许元件响应于一扫描允许信号将第一反馈节点自第二反馈节点上解耦，并响应于扫描禁止信号耦合第一反馈节点和第二反馈节点；(e)一扫描输入元件，它连接在一扫描输入节点和第二反馈节点之间，该扫描输入元件自扫描输入节点接收扫描信号，并且响应于扫描允许信号，利用扫描信号控制第二反馈节点处信号状态；和(f)一扫描输出元件，它连接在第一反馈节点和一扫描输出节点之间，该扫描输出元件利用第一反馈节点处的第一反馈通路信号以在扫描输出节点处产生扫描输出信号。
2.权利要求1的锁存电路，其中(a)锁存输入元件包括一通过门元件，该通过门元件包括一N型器件和一P型器件，该N型器件的漏-源导通路径耦合数据输入节点和数据输出节点，而该P型器件的源-漏导通路径耦合数据输入节点和数据输出节点；和(b)锁存输入信号施加于N型器件的栅极，而该锁存输入信号的互补信号施加于P型器件的栅极。
3.权利要求1的锁存电路，其中第二隔离元件包括一倒相电路，该倒相电路具有耦合到第二反馈节点的倒相器输入端和耦合到数据输出节点的倒相器输出端。
4.权利要求2的锁存电路，其中第二隔离元件包括一时钟倒相电路，该时钟倒相电路包括(a)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到数据输出节点，第一P型器件的栅极耦合到第二反馈节点，而连接第二P型器件的栅极以接收锁存输入信号；和(b)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将参考电压源耦合到数据输出节点，第一N型器件的栅极耦合到第二反馈节点，连接第二N型器件的栅极以接收锁存输入信号的互补信号。
5.权利要求1的锁存电路，其中(a)扫描允许元件包括一通过门元件，该过门元件具有一P型器件和一N型器件，P型器件的源-漏导通路径将第一反馈节点耦合到第二反馈节点，N型器件的漏-源导通路径将第一反馈节点耦合到第二反馈节点；和(b)扫描允许信号施加到P型器件的栅极，而该扫描允许信号的互补信号施加到N型器件的栅极。
6.权利要求5的锁存电路，其中扫描输入元件包括一时钟倒相电路，该时钟倒相电路包括(a)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第二反馈节点，第一P型器件的栅极耦合到扫描输入节点，而连接第二P型器件的栅极被接收扫描允许信号的互补信号；和(b)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到第二反馈节点，第一N型器件的栅极耦合到扫描输入节点，而连接第二N型器件的栅极以接收扫描允许信号。
7.权利要求1的锁存电路，其中(a)第一隔离元件包括一倒相电路，该倒相电路具有耦合到数据输出节点的倒相器输入端和耦合到第一反馈节点的倒相器输出端；和(b)扫描输出元件包括一倒相电路。
8.权利要求1的锁存电路，其中扫描输入元件包括一时钟倒相电路，该时钟倒相电路包括(a)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第一内节点，第一P型器件的栅极耦合到第一反馈节点，连接第二P型器件的栅极以接收一扫描时钟信号；和(b)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压耦合到第一内节点，第一N型器件的栅极耦合到第一反馈节点，而连接第二N型器件的栅极以接收扫描时钟信号的互补信号。
9.权利要求1的锁存电路，其中第一隔离元件包括一倒相电路，而扫描输出元件包括(a)一时钟倒相电路，它具有耦合到第一反馈节点的输入端和一耦合到第一内节点的输出端；(b)一内节点反馈电路，它耦合到内节点并被连接以接收第二内节点处的信号；(c)一中间倒相电路，它具有耦合到第一内节点的输入端和耦合到第二内节点的输出端；和(d)一末级倒相电路，其输入端耦合到第二内节点而输出端耦合到扫描输出节点。
10.权利要求9的锁存电路，其中(a)时钟倒相电路包括(i)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第一内节点，第一P型器件的栅极耦合到第一反馈节点，第二P型器件的栅极被连接以接收一扫描时钟信号的互补信号；和(ii)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到第一内节点，第一N型器件的栅极耦合到第一反馈节点，而第二N型器件的栅极被连接以接收扫描时钟信号；和(b)内节点反馈电路包括(i)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第一内节点，第一P型器件的栅极耦合到第二内节点，连接第二P型器件的栅极以接收一扫描时钟信号；和(ii)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到第一内节点，第一N型器件的栅极耦合到第二内节点，而连接第二N型器件的栅极以接收扫描时钟信号的互补信号。
11.一种用来锁存通过一数据输入节点提供的数据的锁存电路，该锁存电路包括(a)一电路关键通路；(b)接至该电路关键通路的反馈通路，该反馈通路与电路关键通路隔离而且包含第一反馈节点和第二反馈节点；(c)与反馈通路相关的扫描允许元件，该扫描允许元件响应于一扫描允许信号将第一反馈节点与第二反馈节点隔离，第一反馈节点处的信号状态由电路关键通路处的信号状态控制；(d)一扫描输入元件，通过第二反馈节点控制电路关键通路的信号状态，同时第二反馈节点与第一反馈节点隔离。
12.权利要求11的锁存电路，还包括(e)一扫描输出元件，用来利用反馈通路处的信号状态以提供一扫描输出信号。
13.权利要求11的锁存电路，还包括(a)第一隔离元件，它接在电路关键通路和第一反馈节点之间，用来将电路关键通路与第一反馈节点隔离；和(b)第二隔离元件，它接在第二反馈节点和电路关键通路之间，用来将电路关键通路与第二反馈节点隔离。
14.权利要求13的锁存电路，其中第二隔离元件包括一时钟倒相电路，该时钟倒相电路包括(a)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到电路关键通路，第一P型器件的栅极耦合到第二反馈节点，第二P型器件的栅极被以接收一锁存输入信号；和(b)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到电路关键通路，第一N型器件的栅极耦合到第二反馈节点，而第二N型器件的栅极被连接以接收锁存输入信号的互补信号。
15.权利要求13的锁存电路，其中(a)第一隔离元件包括一倒相电路，该倒相电路具有耦合到电路关键通路的倒相器输入端和耦合到第一反馈节点的倒相器输出端；和(b)扫描输出元件包括一倒相电路。
16.权利要求13的锁存电路，其中第一隔离元件包括一倒相电路，并且扫描输出元件包括(a)一时钟倒相电路，该电路具有耦合到第一反馈节点的输入端和耦合到第一内节点的输出端；(b)一内节点反馈电路，它耦合到内节点并且受到连接以接收第二内节点处的信号；(c)一中间倒相电路，它具有耦合到第一内节点的输入端和耦合到第二内节点的输出端；和(d)一末级倒相电路，其输入端耦合到第二内节点而其输出端耦合到扫描输出节点。
17.权利要求16的锁存电路，其中(a)时钟倒相电路包括(i)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第一内节点，第一P型器件的栅极耦合到第一反馈节点，连接第二P型器件的栅极以接收一扫描时钟信号的互补信号；和(ii)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到第一内节点，第一N型器件的栅极耦合到第一反馈节点，而连接第二N型器件的栅极以接收扫描时钟信号；和(b)内节点反馈电路包括(i)第一P型器件和第二P型器件，第一P型器件的源-漏导通路径与第二P型器件的源-漏导通路径串联连接，以将一电压源耦合到第一内节点，第一P型器件的栅极耦合到第二内节点，连接第二P型器件的栅极以接收一扫描时钟信号；和(ii)第一N型器件和第二N型器件，第一N型器件的漏-源导通路径与第二N型器件的漏-源导通路径串联连接，以将一参考电压源耦合到第一内节点，第一N型器件的栅极耦合到第二内节点，而连接第二N型器件的栅极以接收扫描时钟信号的互补信号。
18.一种用来从锁存电路提供一扫描输出的方法，该方法包括以下步骤(a)将一反馈通路与一锁存电路关键通路隔离，该反馈通路包括第一反馈节点和第二反馈节点；(b)利用电路关键通路处的信号控制第一反馈节点处的信号；(c)响应于一扫描允许信号，将第一反馈节点从第二反馈节点上解耦；和(d)在第一反馈节点从第二反馈节点上解耦时，施加一扫描输入信号以通过第二反馈节点控制电路关键通路处的信号。
19.权利要求18的方法，还包括以下步骤(a)利用反馈通路上的信号提供一扫描输出信号。
20.权利要求18的方法，其中将反馈通路与电路关键通路隔离的步骤包括(a)使电路关键通路处的信号倒相并向第一反馈节点施加所述倒相信号；和(b)使第二反馈节点处的信号倒相并向电路关键通路施加所述倒相信号。
21.权利要求18的方法，其中将第一反馈节点与第二反馈节点隔离的步骤包括(a)向第一晶体管的栅极施加扫描允许信号，第一晶体管接在第一反馈节点和第二反馈节点之间，并且向第二晶体管施加扫描允许信号的互补信号，第二晶体管与第一晶体管并联连接在第一反馈节点和第二反馈节点之间。
22.权利要求18的方法，其中施加扫描输入信号的步骤包括(a)将扫描输入信号倒相并向第二反馈节点施加所述倒相信号。
23.权利要求22的方法，还包括以下步骤(a)用扫描允许信号使输入倒相电路工作。
24.权利要求18的方法，其中利用第一反馈节点处的信号产生扫描输出信号的步骤包括(a)对第一反馈节点处的信号倒相。
25.权利要求24的方法，其中利用第一反馈节点处的信号产生扫描输出信号的步骤包括以下步骤(a)响应于扫描时钟信号对第一反馈节点处的信号倒相，并向第一中间节点施加所述倒相信号；(b)对第一中间节点处的信号倒相，并向第二中间节点施加所述倒相信号；(c)对第二中间节点处的信号倒相，并向扫描输出节点施加所述倒相信号；(d)向一反馈装置施加第二中间节点处的信号，该反馈装置连接成为第一中间节点。
26.权利要求25的方法，还包括用扫描时钟信号使反馈装置工作以保持第一中间节点处的信号的步骤。
全文摘要
一种锁存电路(10)包括一反馈通路,该反馈通路与一电路关键通路(12)隔离。一扫描输入元件(22)耦合到反馈通路上以向锁存电路(10)提供扫描测试数据。一扫描输出元件(23)还可耦合到反馈通路以提供一分开的扫描输出信号。
文档编号H03K19/096GK1254989SQ99123249
公开日2000年5月31日 申请日期1999年10月28日 优先权日1998年11月23日
发明者小D·G·米卡, J·J·勒布朗克 申请人:国际商业机器公司