专利名称：同步扫描电路的制作方法
技术领域：
本发明涉及将压控振荡器相位锁定至同步输入信号。
电视接收机的光栅扫描电路是要与所接收的视频信号的同步分量(即sync)相同步的，而视频信号包括描绘水平行和垂直场的水平同步分量和垂直同步分量。例如，标准NTSC视频信号由各以15,734Hz的水平行频的两个连续的262.5水平行组成的场所限定，水平行频以fH或1fH或1H表示。该两场的水平行隔行连续显示的，以形成以29.97Hz速率循环的一个完整的525行电视帧。
已为改善电视接收机图象质量所作的努力包括开发渐进地扫描或非隔行显示系统，其内，525行的一个的全帧是在该电视信号的262.5行的一场所规定的时间期间进行显示的。这要求水平行要以等于该视频信号频率的两倍的显示频率，即2fH进行扫描同时与视频信号同步操作。对于这种电视接收机必须要产生显示频率为视频信号行频两倍的水平触发脉中并将其有效精确地插入由输入同步信号获得的脉冲之间。同样，电视接收机可以视频信号频率的某些其他倍数的频率显示1fH视频信号。例如，1fH或2fH视频信号可以4fH显示扫描频率，或可用其他倍数的频率来显示。
产生显示频率信号的电路使用一种跟踪所接收输入信号的同步分量的倍率锁相环是有利的。就倍率锁相环而言，例如为产生锁定于被接收视频信号的水平触发信号，其压控振荡器通常在输入信号的某种倍率的频率下工作。该压控振荡器的输出，例如，利用一个或更多计数器或触发器作为分频器被那个倍率分频)，即，至1fH。由分频器分频后的1fH信号被反馈至相位比较器，该相位比较器响应视频信号的同步分量并产生作为视频信号同步分量与振荡器之间相位对准的一个函数的输出电压。相位比较器的输出提供一调谐电压，用以控制振荡器的频率，使电视接收机能找到视频信号的同步分量并锁定其上。
假设输入视频信号是稳定的，当锁相环被锁定时相位比较器产生一调谐电压，则该调谐电压的平均值或直流分量是稳定的。然而，该调整电压可视乎用于该调谐电压滤波的电路而定例如，以一斜坡或锯齿波方式，以同步信号的速率周期地发生变化。该锯齿波在同步输入信号的周期范围内调制振荡器输出频率，即使分频后的1fH信号被正确地保持与视频同步信号同相时也如此。从这种电路能产生以1fH信号的一个倍数的触发信号，该倍数是通过选择在产生输出之频率高于锁相控制基础的1fH反馈信号的分频器链中的某一点而定的。不合乎要求的是这种较高频率的脉冲由于对由调谐电压的AC分量导出振荡频率的锯齿调制而不能在以受控的1fH频率下的脉冲之间呈现对称性。
这种振荡器频率的周期变化效应可就一个其中压控振荡器在32fH频率下工作的一个实例方面得到了解。该振荡器输出是经过除以32分频以产生加至相位比较器的1fH反馈信号。该振荡器频率除以16后产生一个2fH信号用以控制为进行非隔行的水平扫描所用的偏转电路。当32fH输出频率在1fH周期期间由于调谐电压调制而引起变化时，2fH频率下的交替的水平行长度将是不相等的。由于隔行的长度不同又未垂直对齐故在显示时产生图象撕裂影响。偏转电路的谐振效应往往增强了这种撕裂效应，这在非隔行显示中是极不合乎要求的。
相位比较器输出通常通过一低通滤波器耦合到振荡器，该滤波器可减小振荡器输出频率以1fH速率被调制的程度。不过，过度的滤波会降低锁相环的响应和跟踪能力。此外，可将多个锁相环级联连接；第一锁相环根据同步输入信号产生2fH触发信号而与偏转电路相关的第二锁相环使扫描与所产生的2fH触发信号同步。然而，对这两个锁相环的要求有矛盾，在不牺牲某些其他系统参数的情况下，可能不能获得对1fH分量的足够衰减。
图1是表示本发明同步电路当用于一电视接收机时各元件的方块示意图。
图2(a)和2(b)是在一非隔行显示的电视接收机中进行视频同步和水平扫描触发信号之间的比较时的时序图。
图3(a)和3(h)是对由图1产生的水平同步信号，调谐电压，振荡器输出信号和触发信号进行比较的时序图。
图4是表示光栅分离效应(raster splitfing effect)的显示图。
图5(a)和(b)是分别表示图3(a)所示信号当按本发明性能校正后的频谱图。
图6是表示用于相对于视频同步信号偏置2fH触发信号的相位的示范性电路的详细电路图。
图7是表示按图6电路输出一个逻辑表。
图8是表示用于使2fH触发信号回原位的一个延迟校准电路的方块示意图。
图9是表示同步电路的第一发明结构的方块图，其反馈回路中有第一延迟而在输出级有第二延迟。
图10是表示第二发明结构的一个方块图，该结构具有引向分频器的一个反馈回路中的延迟电路。
图11是表示发明的第三种结构方块图，该结构包括一个低通滤波器和一延迟电路的组合。
图12(a)至12(f)是对由图9和11电路产生的水平同步信号，调谐电压，振荡器输出和触发信号进行比较的时序图。
在同步电路中，一振荡器产生一输出信号，其频率是同步输入信号频率的整数倍。一个控制电路响应输入信号和代表输出信号的反馈信号产生一控制信号，该控制信号表示输入和输出信号相位或频率之差。振荡器响应控制信号以对输出信号同步跟踪至输入信号。控制信号呈现一种周期性变化，这往往导致振荡器输出信号根据该周期性变化偏离其同步跟踪状态。输出信号的相位是对控制信号该周期性变化的相应相位偏移而为抵消这一偏离的补偿。
图1示出根据一个示范性发明实施例专用于电视接收机的一同步电路的22。同步电路22包括第一锁相环24，它响应同步信号频率下的同步输入信号26；以及一个第二锁相环54，它响应来自第一锁相环24的输出167。同步输入信号26可为以频率1fH循环的标准视频信号的水平扫描分量或同步信号。为提供非隔行扫描，同步电路22产生一个频率为输入同步信号频率的倍数，例如，以两倍于同步频率，即2fH频率的触发输出32。为此，可控振荡器34或VCO产生一个第一较高倍数同步数率，例如32fH的输出信号。至少一个分频器42在分频周期分频振荡器34的输出，以提供不同倍数的同步频率，如在所述实例中的2fH的触发信号。其他特定倍数的同步频率可用于电视接收机中的扫描或其他用途。
在图示实施例中设有两个分频器42，44。一个相位可选分频器42有一个被26除的可装入计数器74以从振荡器34的32fH的输出信号中产生2fH信号。另一分频器44借助计数器72除以32，以产生1fH信号48，信号48被反馈以便同馈相环24中的输入信号26进行相位比较。以2fH为频率的输出信号32被耦合至电视接收机的偏转电路52，例如，提供用于第二锁相环54的触发或基准信号，该第二馈相环与电视接收机的水平偏转绕组和回扫变压器(未示出)相关。
同步输入信号26和通过对振荡器输出36的频率进行分频产生的反馈锁相信号48输入给相位比较器58以便可对锁相信号48和同步信号26进行比较。锁相环24产生有表示两输入的相位较准程度的平均值的调谐电压62。相位比较器58和滤波器68产生图3(b)所示的输出波形，该波形具有同步频率下的周期分量和一个直流分量或平均值65。若两输入信号26，48保持相位和频率对准，则直流分量65保持恒定。若信号26，48的一个或另一个在相位或频率上越前或滞后另一个，则直流分量65会改变。借助具有通常为低通函数的传递函数G(S)的滤波器68产生相位比较调谐器电压62，以提供对振荡器34的控制。以这种方式锁相环24查找和保持振荡器频率和相位同输入同步信号26同步或跟踪。
分频器42，44各有一分频周期，它们通过该周期重复地循环。除以16的分频器42具有四位二进制计数器74。除以32的分频器44包括一个五位二进制计数器72。除以32的计数器通过相位比较器58和振荡器34的作用被同步至1fH输入信号26，但必须对除以16的计数器74予调才能确保两个计数器的分频周期在32fH振荡器36的相同周期开始。该予调可通过将除以32的计数器72的1fH输出耦合到计数器74，或直接连接图1中的1fH线49和计数器予调触发线152，来实现。虽然除以16的计数器74周期通过每个除以32的计数器72的分频周期的两个分频周期，但计数器74的分频周期如计数器72的分频周期一样在相同的32fH周期时开始。这可能导致以上提及的1fH的调制问题。
在实现一个发明特征过程中，计数器74是可并行装入的，相位偏置电路142被设置以偏置除以16的计数器74的分频周期相对于同步信号26的相位，从而调整用于产生触发信号32的2fH周期的相位。这对消除1fH输入频率下的同步电路22的2fH分频输出32的调制是有利的。然后输出信号32经延迟校准块160调整以提供具有与原始同步输入26正确相位开关系的驱动信号167。2fH驱动信号167用作对紧接的锁相环54的同步输入。锁相环54是传统的并包括一相位比较器258，低通滤波器268，受控振荡器234用以驱动偏转电路52，和从偏转电路52反馈到相位比较器258的一个2fH回扫。为调整供水平图象对中用的相位，可在反馈信号中插入另一延迟块264。
从图2(a)，2(b)和3(a)至3(h)的时序图可理解同步电路22的操作。为隔行的视频场安排的标准视频信号包含连续垂直时间间隔期间的连续的第一和第二两场。在图2(a)中，每隔水平行m，同步输入信号26上的1fH脉冲之间的行m＋2被传送，并在交替垂直周期期间隔行连续显示偶数行与奇数行的场，以形成完整的一帧。然而，对于非隔行扫描来说，如图2(b)所示，借助驱动信号167，水平扫描速率必须是视频行同步速率的两倍那样快。如图2(a)和2(b)所示，1fH脉冲与2fH脉冲是对准的。这些信号被理想化了，同时也可以理解，在一具体实施例中，例如作为令显示器中的视频水平对中的一项措施，偏置2fH信号相对于1fH输入的相位。
偏转电路的水平触发脉冲应由脉冲间的相同间距隔开。然而，相位比较器58产生图3(6)所示的调谐电压62是围绕平均值65以1fH的速率作周期性变化的。滤波器68可减小由相位比较器操作产生的周期分量但通常并未完全除去该周期分量。再者，过度滤波会引起锁相环响应的不希望有的变化。由此引起调谐电压62在振荡器34输出36的脉冲宽度以图3(c)中所示的过大方式作周期为1fH变化。当调谐电压62相对高于其平均值65时，振荡器34输出36的脉冲102例如在1fH周期内比平均脉冲宽度要宽。当调谐电压62相对低于平均值时出现的脉冲104较窄。这种变化不会有害地影响为保持锁相环24与同步输入信号26同步在1fH下而工作的32分频计数器72的周期，因为在信号26的整个周期，较长和较短脉冲平均超过32周期。
若16分频计数器74要按以32分频计数器72的计数循环开始时开始的计数循环操作，则16分频计数器74将受到1fH的脉宽变化的影响，因为该变化周期跨度大于计数器74的一个分频周期。计数器74主要对第一2fH分频周期内长于平均周期的脉冲102和在下一分频周期中短于平均值的脉冲104进行计数。虽然锁相环24被精确地锁定在1fH，但2fH时的信号32如图3(d)所示不是对称的，那里的间隔△t1短于间隔△t2。用具有图3(d)所示特性的信号32去触发水平扫描得到图4和5(a)所示结果。连续的2fH水平扫描行L1和L2的持续时间和显示位置均不等。如图5(a)所示的频谱除了所需2fH信号以外还产生了不需要的1fH和3fH的频率分量。该实际效果，如图4所示是逐行地分离光栅。
参见图1，根据一个发明方面，光栅线的分离是通过设置一相位偏置电路142，以偏置相对于同步输入信号26的相位的16分频周期的相位。更具体地说，在16分频周期期间计数器74在整一个分频周期的计数是相对1fH信号26，48和相对于32分频计数器的分频周期偏移的，这借助于锁相环24的作用被同步至输入信号26。这种偏移量足以将16分频周期相对于1fH信号26，48，移至某一点，在那里某些较长的32fH脉冲102和某些较短的32fH脉冲104落入每个分频周期，致使连续的2fH分频周期如图3(e)中输出信号32所示在时间上基本相等。用另一种方式描述，即是2fH分频周期相对于调谐电压62和反馈信号48被充分偏移，以致调谐电压62围绕其AC零电压线65的平均值在每个连续的16分频计数循环即分频周期期间均是相同的。在图3a—3h中，这一相位或时间偏移是由间隔t1—t2来表示的。
16分频周期相对于1fH周期的相位偏移程度可被设定为32fH周期的一个予定计数数字。该数字是为获得16分频周期与1fH同步信号周期之间的最佳相位关系而被选择的。如图5(b)所示，将该相位选成32fH周期或最接近所找到的最佳相位的计数，从而将2fH水平触发频率的1fH调制减小了18dB之多。
图1与图6-8共同示出本发明一个实施例，其中，16分频计数器74的分频周期的相位可相对于32分频计数器72的分频周期，和相对于输入同步信号26被偏移一个32fH周期的特定计数数字。相位偏置电路142包括耦合在来自计数器72的1fH信号49与16分频计数器74的一个予置输入152之间的定时电路110。相位偏置电路142提供一个计数，在此计数下，16分频计数器74在2fH触发信号32上产生一输出脉冲，从而确定分频周期的相位。在所示实施例中，该计数是从电视接收机的微处理器或控制器115的输出经由定时电路110，例如通过在1fH信号边沿将一计数予装入16分频计数器74而被设定的。然后允许计数器74去循环通过两个分频周期或两个16计数的数列直至再次装入。必要时能予装入任何特定计数以获得所需的2fH信号相移，达成1/16的分辨率。16分频计数器74于1fH信号的每个周期置零，维持计数器74与计数器72的同步，与此同时，使2fH输出信号32由于相移变得对称。
使用微处理器115去设置予加载计数是一种可选方案。硬线跨接，电路开关或其他装置也是将相位选择输入132加到计数器74的输入153的可能装置。
图6更详细地表示了相位偏置电路142，该电路142用于偏置2fH分频周期的相位相对于同步信号26或48的相位，以使调谐电压62的平均值在2fH输出信号32的连续周期期间相等。定时电路110在每个1fH周期期间是与32fH信号和予加载计数器74同步。32fH的振荡器输出信号36通过反相器，驱动器117耦合到两个级联的D触发器121，123的时钟输入端和四位二进制计数器74的时钟输入端。计数器74通过四位总线132上的微处理器115耦合到计数器74的并行输入153被并行装入或予置。串行总线结构是另一可选方案(未示出)。第一触发器121的D-输入端经反相器119与1fH的反馈同步输入信号49耦合，以致在32fH信号的下一周期触发器121的输出端上出现1fH频率的状态变化并且该变化被耦合到级联的下一触发器123的D-输入端。第二触发器123的输出被耦合到与非门134的一个输入端，与非门134的另一输入端经反相器136耦合到触发器的D-输入端。
对第32个计数，32分频计数器72的输出变高，如图3(h)和6中的信号49所示。而对第一触发器121的输入变低，如后一个计数的与非门134的输出一样。于是二进制计数器74被装入来自总线132的予选起始计数。1fH信号49在若干32fH周期内不改变状态，但一个32fH时钟周期之后该计数器的装入信号达到高电平，使二进制计数器74能对来自压控振荡器的32fH脉冲进行计数。计数器74计数32脉冲，即通过两个2fH的分频周期，直至1fH信号49的下一上升沿再被予加载。
按本实施例二进制计数器74用作16分频计数器。二进制计数器74的四个输出作为对门电路143的输入被耦合，门电路143在至少一个，但通常为若干个32fH的相邻时钟周期期间提供一个脉冲输出。门电路143包括与非门144和或非门148，这两个门的输出被耦合至另一与非门154。门电路143除提供来自32fH振荡器34的计数输出的16分频或2fH频率的输出，还提供对每个2fH周期期间的三个32fH时钟周期来说为低电平的2fH输出脉冲。该脉冲的宽度是由于如图7表中所示的逻辑配置而获得。
二进制计数器74可被装满至任何四位数并仍连续循环。通过从总线132选择装入二进制计数器74的起始计数，可将每个2fH周期期间的三个低(电平)周期的相位位置置于在2fH分频周期期间出现的32fH的16个计数位置中的任何位置。
作为电视接收机调整功能的组成部分，对2fH输出信号32的定时边沿相对于同步信号26的定时边沿要选择一个所需相位偏移以使调谐电压62的平均值在触发信号32的连续2fH整个周期上均相等。振荡器34的个别32fH脉中是允许宽度改变的，但2fH分频周期在时间上相等，因为在连续的周期中大致相等地分布着较长和较短脉冲102，104，而不是较长脉冲主要在一个周期中计数而在下一周期间主要计数短脉冲。因此，每个连续的2fH周期的持续时间基本相同。如图5(6)所示，输出信号32的频谱是对不合乎要求的调制基本较正过的。虽然如上所阐明的，取消了1fH频率的调制，但2fH信号32的跃迁相位位置已相对于1fH周期位移。可能有利的做法是保持2fH信号和同步输入信号之间的一种特定相位关系，例如用与1fH信号对准的2fH脉冲，以使耦合到第二锁相环54的偏转电路52与同步输入信号26的相位关系，如图1中总体的和图8中一个具体实施例所示，是借助一延迟调准电路160可调的。在图8中，该延迟是以与16分频计数器74中对予加载计数的调整相协调的方式，例如，通过采用作为对计数器74的输入153被耦合的同样四位数据信号，来设定的。延迟调准电路160包括两个级联的单稳164，166。第一单稳164控制2fH输出信号32和加到第二锁相环54的2fH驱动信号167的边沿之间的时移或延迟。第二单稳166控制驱动信号167的脉冲宽度。
单稳164提供，例如受到经由图1中定时电路110的微处理器115控制的可选延迟。可将延迟程度选为一种定位函数，以同32fH周期数配合，该周期数即是触发输出信号32被可予设定的二进制计数器74移位了的周期数。例如，单稳164的可调延迟是为补偿由于分频器42引入的延迟所导致的图象偏移而设定的。
单稳164的脉冲宽度取决于对经开关矩阵165耦合到单稳164的电阻R1-Rn中所选电阻与电容C1的时间常数。在所示实例中，16个电阻R1-Rn之一是通过来自定时电路110的一个四位输入来选择的。单稳166的脉宽是由电容C2和电阻Ra之值固定在适用于第二锁相环54的一个宽度。
在图示和已述倍率锁相环24中，输出信号32和驱动信号167是以所接收视频同步信号26的第一倍数产生的。压控振荡器34提供以高于第一倍数的所接收信号频率的第二倍数的时钟信号36。通过对分频器74分频周期内插一相移以获得所述相位调准，避免了输出信号32的调制。然后将驱动信号167的相位校正到所需驱动相位。
图1和9-11表示可替换的发明结构，其中延迟电路和分频器彼此以不同的相对配置方式和相对于低通滤波器和振荡器的不同配置方式加以耦连。图12(a)-12(f)表示可与图3(a)-3(h)和图1对比的，在图9和10中，加有标记的点处信号A-F的时序。
在图9和10中，锁相环210，220各有串联耦合至1fH同步信号D的相位比较器201，低通滤波器202和VCO 203，并带有一个至相位比较器201的反馈回路，反馈回路包括分频器204和为确保振荡器输出对称所必须的延迟电路205。有利的是VCO 203在与未示出的扫描电路相同频率下工作，并产生与1fH同步信号D同步的对称的2fH驱动信号。相位比较器201的输出E被耦合到低通滤波器202，其输出F是VCO 203的控制信号或调谐电压。VCO 203的输出A在各情况下均是对称的2fH信号即隔行周期的持续时间ta-tb和tb-tc是相同的。在图9中，延迟调准块206调节输出A以获得为驱动诸如图1的第二锁相环54之类的其他电路所必需的驱动相位。
图9-11使用相同标号标识相对应的电路元件。图10中的本发明电路提供了2fH锁相环220中的相同延迟和反馈功能，但仅要求一个延迟电路即，插在反馈回路中的延迟电路205。通过将延迟电路205设置于分频器204的上游，使耦合到第二锁相环电路54的输出信号是相位正确的，同时反馈信号B3在相位上可相对于VCO 203的输出A被适当调整，以获得对称振荡器的操作。
如图12(a)-12(f)所示，在各情况下，VCO 203的输出A是对称的，但与同步输入D和与VCO 203的调谐电压F相位移了(例如)间距tc-td。在图9和12(d)中，1fH的反馈信号B与同步输入D不同相。在图10和12(e)中，反馈信号B2不仅是对称的而且与同步输入D同相。分频器204于是对振荡频率分频以便输入至相位比较器201。由于VCO 203与沿反馈回路的信号C或B2不同相，两电路均提供对称的2fH信号，即，没有1fH调制，而且两电路均产生一相位比较信号C加至相位比较器201以保持电路被锁定。
如图11的锁相环230中所示，本发明另一个结构是在调谐电压或控制信号F通路中而不是在反馈回路中提供一延迟电路，以便以对称输出操作VCO。为这一目的在图11中，模拟延迟电路207被耦合到低通滤波器202的输出。低通和延迟功能，例如，可在一具有多极传递函数的单一模拟电路中产生。
在图示所有本发明结构中，锁相环产生表示1fH输入水平同步信号和振荡器输出信号之间的相位或频率之差的振荡器控制信号调谐电压，那里的输出信号频率是输入信号频率的一个较高的整倍数。相位检波器产生一调谐电压，甚至在滤波之后，该电压呈现一种周期变化，即在1fH速率下的变化。调谐电压当被加到振荡器控制输入上时，往往会产生振荡器输出信号偏离其同步跟踪条件，即偏离其平均周期的情况。于是，调谐电压的1fH周期性变化引起对2fH振荡器输出的平均周期的1fH变化。这个变化也可能对以同步输入信号的其他更高倍率提供扫描驱动的其他振荡器发生。由于通过锁相环承担频率控制任务，故振荡器输出的平均周期仍跟踪输入同步信号的平均周期。
通过控制振荡器输出信号相位相对于调谐电压中周期性变化的相位，使振荡器输出的偏差频移被抵消。在图1中这是通过选择分频器42开始其分频的32fH VCO34的适当周期而直接偏置2fH输出信号的相位来完成的。在图9和10中，振荡器频移是通过偏置振荡器反馈信号的相位，和在图11中通过直接偏置由相位检波器201产生的调谐电压的相位而被抵消的。
权利要求
1.一种同步电路，包括以输入频率的同步输入信号(SYNC)源；用以提供输出频率下的输出信号的振荡器(34或203)，该输出频率是输入频率整数倍的较高频率；同步电路的特征在于控制信号产生装置(24或210或220或230)，响应所述输入信号和代表所述输出信号的反馈信号，用于产生表示输入和输出信号间的相位或频率之差的控制信号，所述振荡器响应所述控制信号使所述振荡器输出信号同步跟踪所述输入信号，所述控制信号呈现一种周期性的变化，这往往导致所述振荡器输出信号根据所述周期性变化偏离其同步跟踪状态；以及耦合至所述振荡器的偏置装置(142或204，205或204，208)用以偏置所述输出信号相对于所述控制信号之周期性变化的相应相位，以便抵消所述偏离。
2.根据权利要求1的电路，其特征在于所述相位偏置装置包括耦合到所述输出信号产生通路中的一时移电路(205)的分频器(204)，所述反馈信号产生于所述时移电路的一个输出端(B2)。
3.根据权利要求1的电路，其特征在于所述振荡器输出信号的所述偏离产生了所述输出信号周期按照所述控制信号的周期性变化的一种变化。
4.根据权利要求3的电路，其特征在于所述输出信号的平均周期保持不受所述控制信号的所述周期性变化的影响并跟踪所述同步输入信号的平均周期。
5.根据权利要求1的电路，其进一步特征在于一个扫描电路(52)被频率高于所述输入信号但与其同步的所述输出信号所驱动。
6.根据权利要求1的电路，其特征在于所述相位偏置装置包括耦合到所述反馈信号通路中的时移电路(205)的分频器(204)。
7.根据权利要求6的电路，其特征在于所述输出信号是在所述时移电路的一个输出端(B2)获得的。
8.根据权利要求1的电路，其特征在于所述控制信号的周期性变化以输入频率出现。
9.根据权利要求1的电路，其特征在于所述振荡器(34或203)产生一个振荡信号，其振荡频率高于所述输出频率并是输入频率的一个整数倍，并包括响应所述振荡信号用以产生所述输出信号的分频器(42或204)。
10.根据权利要求9的电路，其特征在于所述相位偏置装置(142)包括用于偏置相对所述同步输入信号相位的所述分频器相位的装置(110)。
11.根据权利要求10的电路，其进一步特征在于用于对所述输出信号进行移相的装置(160)，以补偿由所述相位偏置装置产生的相位偏差。
12.根据权利要求11的电路，其特征在于一个扫描电路(52)被频率高于所述输入信号但与其同步的相移后输出信号所驱动。
13.根据权利要求1的电路，其进一步特征在于一个扫描电路(52)，有于响应所述振荡器输出信号并具有通过所述输出信号周期建立和受其变化支配的扫描间隔的视频显示。
14.一种同步电路，包括以输入频率的同步输入信号(SYNC)源；用以提供输出频率下的输出信号的振荡器(34或203)，该输出频率是输入频率整数倍的较高频率；同步电路的特征在于控制信号产生装置(24或210或220或230)，响应所述输入信号和代表所述输出信号的反馈信号，用于产生表示输入和输出信号间的相位或频率之差的控制信号，所述振荡器响应所述控制信号使所述振荡器输出信号同步跟踪所述输入信号，所述控制信号呈现一种周期性的变化，这往往导致所述振荡器输出信号根据所述周期性变化偏离其同步跟踪状态；以及耦合至所述控制信号产生装置的偏置装置(142或204，205或204，208)用于偏置相对于输出信号之对应相位的所述反馈信号的相位，以抵消所述偏离。
15.根据权利要求14的电路，其特征在于所述振荡器输出信号的所述偏离包括所述输出信号围绕一平均周期的周期变化。
16.一种响应同步频率下的同步信号的同步电路，包括一个可控振荡器(34)用于产生同步频率第一倍频的振荡信号；至少一个分频器(42)用于对分频周期上的振荡信号分频，以提供同步频率之第二倍频的输出信号；相位比较器(58)，可为比较振荡器输出和同步信号而操作，以产生耦合到所述振荡器的调谐信号，使输出信号与所述同步信号同步；其特征在于偏置装置(142)，用以相对于同步信号的相位偏置分频周期的相位。
17.如权利要求16的电路，其特征在于所述调谐信号具有同步频率下的周期分量，而且所述相位偏置装置提供减小输出信号相同频率的周期分量的相位偏差。
18.如权利要求17的电路，其特征在于所述相位偏置装置提供如此相位偏差，以致输出信号具有基本相等持续时间的相继周期。
19.如权利要求16的电路，其特征在于移相装置(160)，用以对输出信号进行移相以获得与同步信号调准的予定相位。
20.如权利要求19的电路，其特征在于移相装置包括一个单稳(164，166)。
21.如权利要求16的电路，其特征在于所述分频器包括一数字计数器(74)和所述相位偏置装置包括予置和触发装置(121，123，136，134，152，143)用于至少予置计数器的一予定起始计数和触发计数器一予定计数下的输出之一。
22.如权利要求21的电路，其特征在于选择装置(115)，用于选择所述予定计数，以使分配周期的相位相对同步信号相位可选择，从而设置在触发信号相继周期期间基本相等的调谐信号的平均值。
23.如权利要求16的电路，其特征在于所述分频器(42)包括可为将同步频率第一倍频分频至同步频率的第二倍频而操作的第一数字计数器(74)并还包括可为分频至同步频率而操作的第二计数器(72)。
24.如权利要求23的电路，其特征在于所述相位偏置装置(142)包括用于将第一数字计数器(74)加载至一个予置计数的装置(121，123，136，134，152)。
25.如权利要求24的电路，其特征在于第一数字计数器(74)被提供以一装入信号(在152)以致第一数字计数器在每个同步信号周期期间被加载至所述予置计数。
26.如权利要求25的电路，其特征在于一个耦合到第一数字计数器(74)的控制器(115)用以提供所述予置计数。
27.如权利要求26的电路，其特征在于耦合到输出信号的延迟装置(160)，该延迟装置是可通过控制器(115)定位到一予定延迟。
28.如权利要求25的电路，其特征在于耦合到输出信号的延迟装置(160)，用于提供以相对于输出信号可定位的延迟下的驱动信号并且其中第一数字计数器(74)的予置计数和该可定位延迟是为使驱动信号相对于同步输入信号相位对准而配合的。
29.如权利要求16的电路，其特征还在于一个扫描电路(52)响应输出信号用以以同步频率的第二倍频进行扫描。
30.如权利要求29的电路，其特征在于同步频率呈现一水平视频行扫描频率并且其中输出信号具有的频率两倍于非隔行扫描的同步频率。
31.如权利要求29的电路，其特征在于耦合到扫描电路的锁相环(54)，该锁相环对相位偏置装置(142)的一个输出作出响应。
32.如权利要求19的电路，其特征在于相移装置(160)和相位偏置装置(142)是为保持所述予定相位与同步输入信号调准而配合的。
33.根据权利要求32的电路，其特征在于所述相位偏置装置(142)包括数字计数器(74)和包含有可选脉冲宽度的单稳(164)的移相装置(160)，一个可为选择所述予定计数而操作的控制器(115)。
34.一种同步电路，包括同步输入信号(SYNC)的源，时钟信号源(34)；该电路的特征在于同步装置(24)，用于将所述时钟信号同步至所述输入信号，所述时钟信号在每个所述同步输入信号周期范围内呈现频率的周期性变化；耦合到所述时钟信号源的分频器，用于对所述时钟信号进行分频以获得频率高于所述输入信号的输出信号；以及偏置装置(142)，用以偏置相对于所述同步输入信号相位的所述分频器的分频周期的相位，以便抵消所述周期性的频率变化。
35.根据权利要求34的电路，其进一步的特征在于对所述输出信号进行移相的装置(160)以补偿由所述相位偏置装置产生的相位偏差。
36.根据权利要求35的电路，其进一步的特征在于一个被频率高于所述输入信号但与其同步的移相后输出信号所驱动的扫描电路(52)。
全文摘要
同步电路22，其中振荡器提供频率是同步输入信号整数倍的输出信号。控制电路24响应输入信号和输出信号的反馈信号产生指示输入与输出信号之相位差的控制信号。振荡器34响应该控制信号对输出信号进行至输入信号的同步跟踪。控制信号呈现的周期性变化往往导致振荡器输出信号根据周期性变化偏离其同步跟踪状态。该输出信号的相位相对控制信号的周期性变化的相应相位是偏移的(借助142)以便抵消所述偏差。
文档编号H03L7/16GK1130321SQ9510562
公开日1996年9月4日 申请日期1995年6月10日 优先权日1994年6月10日
发明者T·W·萨赫尔, D·H·威利斯 申请人:汤姆森消费电子有限公司