专利名称：压控滤波电路，信号处理集成电路器件及信号读取设备的制作方法
技术领域：
本发明涉及诸如有源滤波电路等压控滤波器并特别涉及有效地用于使用差分放大器互导的有源滤波电路的技术。而且，本发明还涉及用于处理由记录介质(或磁盘)读出的记录信号的信号处理过程的半导体集成电路器件，例如还涉及有效用于使用上述半导体集成电路的诸如硬盘驱动器(或硬盘存储器)的盘读取系统中的技术。
盘读取系统，诸如硬盘驱动器(以下也称作硬盘存储驱动器或HDD)，软盘驱动器(以下也称为FDD)，CDROM(高密度盘只读存储器)驱动器以及MO(磁—光)盘驱动器等用作诸如小型工作站和个人计算机数据处理器的外部存储装置。硬盘驱动器或软盘驱动器使用磁盘(或磁记录介质)用作信息记录介质。CDROM驱动器使用光盘，在这种盘上信息以光学方法存储。
在硬盘驱动器或软盘驱动器中，数据通过磁头写到由主轴马达驱动的磁盘的磁道上或通过该磁头从磁道上读出。通过磁头从磁盘上读出的记录信号提供给包含在外部存储装置中的用于信号处理的半导体集成电路以便去除例如不希望有的信号成份和噪声成份。这种去除的目标在于其频率超过在用于读通道的半导体集成电路中所提供的低通滤波器截止频率的那些不希望有的信号成分和噪声成份。
为了适合数据处理器不断增长的处理速度以及应用软件不断增长的程度，人们正不断努力增加硬盘驱动器，软盘驱动器，CDROM驱动器和MO驱动器的盘的数据记录密度(或表面记录密度)和数据传输速率。
有关增加记录密度的技术，已经知道有多区域记录方法。在多区域记录中，使得记录在外周边磁道上的信号的频率相对高于记录在内周边磁道上的信号频率，保持磁盘的旋转速度(或角速度)不变。这就增加了外周磁道上的记录密度，从而增加了整个磁盘的记录密度。其结果是在多区域记录中，记录密度在整个磁盘的所有磁道上是均匀的。
于是，在读取由多区域记录所记录在磁盘上的数据时，上述用于信号处理的半导体集成电路器件就要处理其频率由低到高变化的读信号。此即在该半导集成电路器件中所设置的低通滤波器的截止频率就要根据从磁盘读取信号的频率而进行可变地控制。换言之，从磁盘内周边的磁道读取信号时，要使得低通滤波器的截止频率相对的低，而当从外周边磁道读取信号时，就要使得截止频率相对地高。
对于上述信号处理半导体集成电路器件中所设置的低通滤波器，可使用应用差动放大器互导gm的有源滤波电路(或压控滤波器)。例如，这样的有源滤波电路在“Introduction to Analog IC Funcotion-al Circuit Design，”CQ Publishing Company，P.151.中有说明。该有源滤波电路包括一个可变电导电路，该电路具有一对输入晶体管，其基极供以输入电压信号，每一发射极装有恒流源；该对晶体管共用的负载装置通过单向器件接到它们的集电极；一对差动晶体管，其基极分别供以该输入晶体管对集电极的输出；接在该对差动晶体管共同发射极的可变电流源；以及分别接到该差动晶体管对的集电极的电流源负载，使得该可变电流源的电流值的一半流过每一负载；上述的可变电导电路是与电容器结合的。在这样构造成的有源滤波电路中，由一对差动晶体管，电流源负载和可变电流源构成的差动放大品的互导gm如所希望的那样可通过改变流经该差动晶体管对的电流值而被改变。于是通过应用上述有源滤波器所构成的低通滤波器能够获得所希望的截止频率。
然而，已经发现应用这种有源滤波器作为用于处理其频率在大范围内变化的信号的信号处理半导体集成电路，并且改变流经该低通滤波器中的差动放大器的电流值以便使得该差动放大器的互导发生变化而显著改变该低通滤波器的截止频率将增加该信号处理半导体集成电路的电流消耗，特别是该低通滤波器的功率消耗。即，由该有源滤波器所构成的低通滤波器的截止频率(fc)是正比于连接到输入晶体管对的恒流源的值(I0)与可变电流源的值(I1)的比值I1/I0的。
于是，例如当截止频率(fc)从3MHz变到27MHz时，可变电流源(I1)在27MHz时的值为3MHz时的电流值的9倍之大。
结果，由以上信号处理半导体集成电路所形成的半导体芯片(或半导体基片)不能够以低成本的树脂封装；而是这种芯片必须以昂贵的陶瓷来封装，从而使得这处信号处理半导体集成电路变得昂贵。
即使以上述的有源滤波器所设计的信号处理半导体集成电路使得从磁盘的内周向外周延伸的磁道上读取的信号可被覆盖，但一般仍必须设计许多类型的信号处理半导体集成电路，其数量与对应于由特定系统所要处理的频率的变化的硬盘存储器装置的数量相当。即，由于磁盘的直径与盘的转速是随系统制造和/或系统而变化的，故由该信号处理半导体集成电路所要处理的信号频率是变化多端的。这就不可避免使得该信号处理半导体集成电路按众多型号小批量基数制造，从而使得该电路缺乏价格上的优势。
为了解决以上一方面或多方面的问题，我们发明了一种压控滤波电路，该电路功耗相当的小且可提供在相当宽的范围内的截止频率。
因而本发明的一个目的是提供一种压控滤波电路，该电路功耗相当小而且提供了在相当宽的范围内所希望的截止频率。
本发明的另一目的是提供一种包含低成本压控滤波电路的信号处理半导体集成电路器件。
本发明的又一目的是提供一种包含高通用性压控滤波电路的信号处理半导体集成电路器件。
本发明还有一目的是提供一种低成本高通用性的信号处理半导体集成电路器件和应用这种器件的盘驱动系统。
本发明的这些及其他目的，特点及优越性通过以下详细说明并与所附图示共同考虑即可较好地被理解和确认。
以下将简述这里所公开的本发明的典型特点。
实施本发明并根据其一方面的特点提供了包括以下器件的压控滤波电路(或有源滤波器)一种可变电导电路，该电路具有一对输入晶体管，在它们的基极供以输入电压信号，在它们的每一发射极供以第一可变电流源；通过单向器件共同耦合到该输入晶体管对的集电极的负载装置；一对差动晶体管，在它们的基极分别供以输入晶体管对的集电极的输出；与该差动晶体管对的共用发射极耦合的第二可变电流源；以及分别与该差别晶体管对的集电极耦合的电流源负载使得该第二可变电流源的电流值的一半流过；其中第一电流源的电流值当预定的频率范围升得较高时被转换变得较低。同时，该第二可变电流源的电流值被可变控制使得第一可变电流源的电流值I0与第二可变电流源的电流值(I1)的比率I1/I0提供一个所希望的截止频率(fc)。
如上所述，即由该有源滤波器所实现的低通滤波器的截止频率(fc)是与耦合到输入晶体管对的第一可变电流源的电流值I0与耦合到差动晶体管对的第二可变电流源的电流值(I1)的比率(I1/I0)成正比的。因而，假设例如截止频率(fc)在3MHz到27MHz之间变化。当第一可变电流源的电流值在截止频率(fc)从9MHz到27MHz变化时则为截止频率(fc)从3MHz到9MHz时的第一可变电流源的电流值(I0)的三分之一(I0/3)。给定在3MHz的截止频率(fc)为1，那么第二可变电流源的电流值(I1)至多在3MHz处的电流值的三倍之高。结果是，影响滤波器功耗的第二可变电流源的电流值被显著降低。
当应用上述压控滤波电路的低通滤波器装设于信号处理半导体集成电路器件中时，第一可变电流源的电流值(I0)与第二可变电流源的电流值(I1)是通过从多个参考电流源中选择所需要的数目的参考电流源形成的以改变第一可变电流源的电流值(I0)和第二可变电流源的电流值(I1)。为了这参考电流源的选择，在信号处理半导体集成电路器件内装设了多个寄存器，这些寄存器可从这电路器件的外部被写入。这些多个寄存器包括第一寄存器，其可被写入要由该信号处理半导体集成电路器件所处理的信号的频率的变化，或称为与该低通滤波器的必须的截止频率变化相关的第一数据，以及第二寄存器，其例如被动态地写入来自微机的第二数据，该第二数据是与该低通滤波器截止频率的设定相关的以便使得同数据所读出的磁道相适合。此外，该信号处理半导体集成电路器件还装有一个选择器电路，用于从上述多个参考电流源中基于分别所写入到第一与第二寄存器中的第一与第二数据选择出所需要数目的参考电流源或预定数目的参考电流源。
以上新颖的装置具有以下优点第一可变电流源的电流值的选择要使得在频率范围升高时该电流值逐步下降，并且第二可变电流源的电流值的可变控制要使得第一可变电流源的电流值(I0)与第二可变电流源的电流值(I1)的比率(I1/I0)提供所需要的截止频率(fc)。于是，影响该压控滤波电路功耗的第二可变电流源的变化被降低，从而显著地节省了压控滤波电路的功耗。
由于在信号处理半导体集成电路器件的低通滤波器中使用基于本发明的压控滤波电路，节省了该压控滤波电路的功耗，故信号处理半导体集成电路器件的功耗也被降低。结果是，在其上形成该信号处理半导体集成电路器件的半导体芯片(或半导体基片)可以用低成本的树脂进行封装，从而降低了该IC器件的造价。
在使用基于本发明的压控滤波电路的信号处理集成电路器件中。形成第一可变电流源的电流值(I0)与第二可变电流源的电流值(I1)的参考电流源的组合是基于写入第一寄存器的与截止频率的变化相关的数据而确定的。然后，基于写入第二寄存器的数据，从上述由第一数据所确定的组合中由选择电路选择出一个最优组合。由于第一寄存器的内容的构成是改变的，于是可在该信号处理半导体集成电路器件上设置各种截止频率变化范围。结果，是加强了该信号处理半导体集成电路器件的通用性。另一方面，由于当前使用的截止频率是动态地写入第二寄存器，并且可选择基于所写入的截止频率所应用的参考电流源的最优组合，于是提供了低功耗高通用性的信号处理半导体集成电路器件。
而且，对于向第一与第二寄存器写入数据采用了串行数据传送，从而减少了信号处理半导体集成电路器件上所装设的外部引线，结果是形成该IC器件的半导体基片的面积相对较小。于是，获得了塑料(或树脂)封装的低功耗高通用性并且具有较少外部引线数的信号处理半导体集成电路器件。
图1是表示作为本发明一个较佳实施例的实践过的有源滤波电路的框图；图2是表示图1本发明的实践过的一个较佳实施例的二阶低通滤波器的框图；图3是表示作为本发明实践过的一个较佳实施例的差动放大器的电路图；图4是一电路图，表示作为本发明一个实践过的一个较佳实施例的电流源电路，该电流源电路用于形成控制图3的差动放大器的互导的恒流I0与I1；图5是一特性曲线图，表示恒流I1与截止频率(fc)之间的关系；
图6是一框图，表示与本发明相关联的有源滤波电路的一个较佳实施例；图7是一系统框图，表示应用与本发明相关联的有源滤波器的一个硬盘；图8是表示根据本发明用于硬盘系统的磁盘记录模式；图9是一框图，表示一参考电流源选择器电路RCSS CKT2；图10为一电路图，表示参考电流源(RCSG2，RCSG3)，多路复用器(MPX2，MPX3)和有源滤波器之间的连接；图11为表示数据写操作的时序图；图12是表示数据读操作的时序图；图13是与本发明关联的信号处理半导体集成电路器件的塑料封装的顶视图。
以下将通过例子并参照附图对本发明进一步详细说明。
现参见图7，对一个应用根据本发明的信号处理半导体集成电路器件100的盘读出系统进行说明。
图7的盘读出系统是用于读取存储在提供信息记录介质的磁盘(DISK)上的数据的硬盘驱动器(HDD)。
该HDD包括用于从磁盘(或硬盘)读取或向磁盘写入数据的磁头(MD)；用于将磁头在磁盘上所需要的磁道上定位的磁头致动器(HA)；以及一个读/写放大器(R/W AMP)，用于放大从磁头读出的信号并将该放大了的信号送入根据本发明的信号处理半导体集成电路器件(或数据通道处理器)100。该磁盘安装在主轴马达(SP)的转子上(RT)。当数据从该磁盘中读出或写入时，该主轴马达在微计算机700控制下由主轴马达驱动器(SPD)以恒定转速(或恒定角速度)驱动。该磁头致动器由受微计算机700控制的磁头致动器HAD控制将磁头在磁盘上要被读出的磁道上定位。微计算机700被从硬盘控制器HDC 702提供以同被读出的磁盘上的磁道相关联的磁道地址信息，微计算机是基于这种信息来控制磁头致动器驱动器的。
由读/写放大器输出的信号INX与INY提供给装设在信号处理半导体集成电路器件(或数据通道处理器)中的自动增益控制放大器AGC。自动增益控制放大器的输出信号提供给作为与本发明相关联的压控滤波器的有源滤波器10。该有源滤波器10从自动增益控制放大器除去超过设定给有源滤波器10的截止频率的不希望要的信号或噪声。所得到的读出信号被送到读出脉冲产生器(RPG)。该读出脉冲产生器的数字式输出信号(OUT)由编码器解码器(ENDEC)进行编码转换以便通过硬盘控制器702与主机接口703提供给主机704。
如图8中所示，上述硬盘存储以多区记录方式记录的数据。在多区记录中，在磁盘保持恒定转速(或角速度)情况下，要使得磁盘的外周边上的磁道的频率相对高于内周边磁道的频率。这样，使得在最里面的磁道(B)与最外面的磁道之间磁盘上的磁道的记录密度都是相等的。同时，从最靠里面的磁道到最外面的磁道，磁盘数据转移的速率是逐渐加快的。
这样，在读出操作从内磁道向外磁道进行时，从自动增益控制放大器进入有源滤波器10的读出信号的频率逐渐增高。由于这个原因，有源滤波器10的截止频率由寄存器与控制逻辑(RCL)对应于被读出磁道的磁道地址而设定。该截止频率由微计算机700控制。微计算机700判定由硬盘控制器HDC 702所提供的读出磁道的磁道地址以便把用于从该读出磁道读取数据所必须截止频率的所希望的数值写入到装设在寄存器和控制逻辑中的图1中的截止频率设定寄存器22之中。当所希望的数值被写入时，有源滤波器10的截止频率便被设定为从该读出磁道读取数据所必须的截止频率。
参见图7，宽箭头线表示控制总线，寄存器和控制逻辑通过这总线进行所希望的截止频率的设定。应注意，用于产生供写入数据之间的编码时钟的同步器(SYNC)，用于产生供读取数据用的解码时钟的合成器SYNT，用于伺服控制磁头致动器的伺服接口(SIF)，以及用于对写入数据编码和读出数据解码的编码器/解码器都包含在该信号处理半导体集成电路器件中；但对这些器件将不进行说明，因为它们并不是与本发明相关的目标。另外，在图7中某些用于写入数据的信号线路和控制线路被省略以方便表示。
参见图1，其中示出了一个框图，该框图表示包括作为用到本发明的压控滤波电路的有源滤波器10的信号处理半导体集成电路器件100的一个较佳实施例。图中，该有源滤波器10在单晶硅之类的半导体基片(或半导体芯片)上通过人们熟知的半导体集成电路制定技术形成，图中用单点划线表示该器件。该图中，信号处理半导体集成电路器件100是用于诸如参见图7所示的硬盘驱动器等的盘读取系统的(但不限于此)。应注意，在单点划线的圆圈表示该电路器件100的外部接线。信号输入线INX与INY形成从图7的读/写放大器R/W接收其输出信号的外部接线。信号输出线OUT形成用于接收来自图7的读脉冲产生器PRG的输出信号的外部接线。外部接线Vcc与GND是分别为该电路器件100接供电源电势和接地电势的线端。应注意，自动增益控制放大器AGC和读脉冲产生器PRG在图1中未示出。
图1的七阶有源滤波器10接收来自信号输入线INX与INY的输入信号，对所接收的输入信号进行滤波，并向输出线OUT输出作为输出信号的该已滤波的信号。
该七阶有源滤波器由增益控制电流IG控制其增益，并由第一电流I0和第二电流I1控制其截止频率(fc)。这些电流IG，I0与I1是分别由多路复用器MPX1，MPX2与MPX3对n个参考电流源组RC-SG1，RCSG2和RCSG3的电流进行多路复用而设置的。该n个电流源组RCSG1，RCSG2与RCSG3的设置要使得只是有源滤波电路10的功耗最小化所必须的一个参考电流源流出参考电流。这是由参考电流源选择逻辑电路(RCSS CKT1)11和(RCSS CKT2)12所控制的。该参考电流源选择逻辑电路11与12，基于设定给增益控制寄存器(Gain Cont REG)21，fc设定寄存器(fc Setting REG)22和fc范围寄存器(fc Range REG)23，形成用于分别控制多路复用器MPX1，MPX2和MPX3的选择信号S0，S1与S2。用于未由参考电流选择逻辑电路11与12选择的参考电流源的操作电压(Vcc)被关断。
于是如图1中所示，该信号处理半导体集成电路器件100包含用于控制七阶有源滤波器10的截止频率的截止频率控制电路13与用于控制滤波器10的增益的增益控制电路14。图7的寄存器与控制逻辑RCL包括截止频率控制电路13，增益控制电路14，增益控制寄存器21，fc设定寄存器22与fc范围寄存器23。
诸如图7的微计算机700的系统控制设备把用于七阶有源滤波器10的截止频率设定数据放入增益控制寄存器21，fc设定寄存器22，以及fc范围寄存器23。但是，当从硬盘控制器HDC向微计算机700提供磁盘上的磁道的磁道地址时，上述数据是动态地设定给fc设定寄存器22的。另一方面，例如当硬盘HDD被供以电能而被置于启动状态时，微计算机700是基于硬盘的启动程序向增益控制寄存器21与fc范围寄存器23设定数据的。
这些数据是通过数据设定电路30向增益控制寄存器21，fc设定寄存器22与fc范围寄存器23设定的。数据设定电路30分别通过外部接线SDATA，SCLK与/RSENA接收串行数据，串行时钟和寄存器选择允许信号。数据设定电路30包括一移位寄存器31，一个方式控制电路(Mcont)32，一个寄存器选择控制电路(RSCont)33，一个数据输入/输出寄存器(DIOREG)34，和一个时钟控制电路35，用于基于寄存器选择允许信号而控制串行时钟信号SCK向移位寄存器31的提供。
方式控制电路32接收指示2位读方式或2位写方式的方式数据以便向增益控制寄存器21，fc设定寄存器22和fc范围寄存器23通过信号线(控制总线)SL1提供方式控制信号。寄存器选择控制电路33接收来自移位寄存器31的5位地址数据以便通过选择信号线(地址选择线路)SL2向增益控制寄存器21，fc设定寄存器22和fc范围寄存器23之一提供选择控制信号。数据输入/输出寄存器34当方式数据指示写方式时从移位寄存器31接收8位数据，将此8位数据经过数据信号线(数据总线)SL3提供给由寄存器选择控制电路33所选择的寄存器。另一方面，当方式数据指示读方式时，数据输入/输出寄存器34经数据信号线SL3从由寄存器选择电路33所选择的寄存器接收8位数据并将此8位数据传送给该移位寄存器31。图11与12是时序图，表示同增益控制寄存器21，fc设定寄存器22与fc范围寄存器23所进行的数据读/写操作的时序。从图中可见，当寄存器选择允许信号为低电位时，时钟控制电路35被激活。因为图11与12易于理解，故对其详细的说明从略。于是通过串行传输的方法数据被设置给寄存器21，22与23，从而减少了用于设置所需的外部接线数目。
本实施例的七阶有源滤波器10中，由使用该七阶有源滤波器10的信号处理半导体集成电路器件100所需要的截止频率范围是由写入到fc范围寄存器13的数据(第一数据)所决定的，目的是为了在宽的范围内以相对低的功耗设定给定的截止频率。该截止频率范围被划分为多个频率设定范围分区以便获得所希望的低功耗。当通过磁头读取磁盘上所需的磁道上存储的数据时，图7的微计算机700从硬盘控制器702接收与被读的磁道的磁道地址相关的地址数据，基于所接收的该地址数据把同从磁道读取数据所需的截止频率相关联的截止频率数据(第二数据)写入到fc设定寄存器22。基于写入到fc设定寄存器22的数据，参考电流源选择电路RCSS CKT2指定一特定的截止频率以便根据包含该特定截止频率的频率分区决定上述可变电流I0并根据可变电流I0决定上述可变电流11。
上述七阶有源滤波器10包括二阶低通滤波器LPF1，二阶高通滤波器HPF1，增压放大器—K，二阶低通滤波器LPF2，二阶低通滤波器LPF3，一阶低通滤波器LPF4，一阶高通滤波器HPF2，这些将参见图6进行说明。
参见图2，其中示出了作为本发明实验过的一个较佳实施例的上述低通滤波器LPF2的一个框图。该低通滤波器LPF2由一个二阶四次电路(Second—order biquad circuit)构成。输入信号ViX与ViY提供给差动放大器(Gm1)1，该放大器的互导gm1与装在其输出端的电容器C1构成了一个一阶低通滤波器。该低通滤波器的输出信号提供给另一个电互导gm2组成的低通滤波器，该低通滤波器由差动放大器(GM2)和电容器2组成，整个形成二阶低通滤波器。差动放大器2的输出信号由差动放大器(GM3)3与差动放大器(GM4)4反馈而形成输出信号VoutX与VoutY。
参见图3，其中示出了构成作为本发明的一个较佳实施例实验过的上述互导gm的差动放大器的电路框图。输入信号VinA与VinY分别提供给npn型输入双极晶体管Q1与Q2的基极。用于设定输入动态范围的可变电流源10分别加到晶体管Q1，Q2的发射极与电路接地电势(0伏)之间。发射极电阻器Re装在晶体管Q1与Q2的发射极之间。晶体管Q1与Q2的集电极分别连接到二极管D1与D2的负极，这两个二极管用作为单向器件。二极管D1与D2的正极连到一起而通过负载电阻R1接到电路(例如5伏特)的电压Vcc。
晶体管Q1与Q2的集电极输出信号提供给一对npn型差动耦合的双极晶体管Q3与Q4的基极。用于控制该互导的可变电流源11加在差动晶体管Q3与Q4的公共发射极与电路接地电势GND之间。电流为加在上述公共发射极上的可变电流源I1的1/2的电流负载I2接在差动晶体管Q3与Q4的每一集电极上。电流源负载I2和可变电流源I1的关系为I2＝I1/2。输出电流IoutX与IoutY从差动晶体管Q3与Q4的集电极被输出。在构成上述的一阶低通滤波器时，输出电流IoutX与IoutY加到图2的电容器(C1或C2)是作为充/放电电流。
上述差动放大器的互导gm由以下方程式得到gm＝dIout/dVin＝(1/Re)×(I1/I0) …(1)在给定放大器Gm1到Gm4的互导gm为常数时，图2的二阶低通滤波器的传递函数表示为H(S)＝dVout/dVin＝(gm/c1 c2)/[S＋Sgm/c2＋gm/c1 c2]…(2)另一方面，该二阶低通滤波器总的表达式由以下方程式3给出H(S)＝ω/[S＋Sω/Q＋ω] …(3)由方程式(2)和(3)，ω＝gm/(C1C2)以及Q＝(C2/C1)。由ω/2π，截止频率fc表示为以下方程式(4)fc＝[1/2π(C1C2)]×(1/Re)×(I1/I0) …(4)通常，七阶有源滤波器按以下方式之一构成电流I0固定，电流I1可变而电容器C1与C2固定，以及或者是，电流I0与I1固定而电容器C1与C2可变。当由硬盘HDD的信号处理半导体集成电路器件100所处理的信号频率扩展到很宽的范围，或当记录信号的频率随被选磁盘磁道的地址而变化很大时，发现电流I1要在相当宽的范围内变化。即在电容器C1与C2为可变的方式下，需要形成相当大范围上精确的电容量，这使得这种方式十分困难，因而基于这种方式制造该器件是不现实的。
要想通过电流I1在相当宽的范围，例如9倍于3MHz的高达27MHz设定截止频率fc，则需要流过在3MHz时电流I1的9倍之高的电流，结果是显著增加了功耗。
由于功耗和所生的热量，传统的相关技术最多能把截止频率设置到3至5倍于最低截止频率fcmin这样高的水平，这是应用上述差动放大器互导的有源滤波器中所能设置的。因而，信号处理半导体集成电路器件100需要对每一所用的并涉及相当大功耗的系统代替滤波器部件。
本实施例装有如图1所示的fc设定寄存器22和fc范围寄存器23。fc范围寄存器以8位为基础，其中4位指定给设定最低截止频率fcmin，另4位指定给设定最高截止频率fcmax。fc设定寄存器22也基于8位。
以下表1列出了寄存器映射，用于说明最小截止频率fcmin设定为3MHg到18MHz的范围，最大截止频率fcmax设定为12MHz到27MHz。微计算机700(图7)作为外部系统控制器选择fcmin值与fcmax值的每一组合。对于上述fc范围寄存器23的寄存器映射，构成如以下表2中所示的fc设定寄存器22(由8位组成)。由表2可见，对于数值ooHex到FFHex(Hex表示十六进制表示法)，截止频率fc被设定为从fcmin值到fcmax值的范围，分辨率定为(fcmax—fcmin)/255。
表1fcmin 设定fcmax设定a3 a2 a1 a0 fcmin 值 b3 b2 b1 b0 fcmax 值0 0 0 0 3 MHz0 0 0 0 12 MHz0 0 0 1 4 MHz0 0 0 1 13 MHz0 0 1 0 5 MHz0 0 1 0 14 MHz::::1 1 1 1 18 MHz 1 1 1 1 27 MHz表2fc设定寄存器c7 c6 c5 c4 c3 c2 c1 c0fc设定0 0 0 0 0 0 0 0 fcmin值0 0 0 0 0 0 0 1 fcmin＋1(fcmax-fcmin)/2550 0 0 0 0 0 1 0 fcmin＋2(fcmax-fcmin)/2550 0 0 0 0 0 1 1 fcmin＋3(fcmax-fcmin)/255: :1 1 1 1 1 1 1 1 fcmax值提供了上述的fc范围寄存器23。由于有16种可能的选择，当fc范围寄存器用于上述硬盘HDD中的信号处理半导体集成电路器件100时，可提供足够的自由度可供按硬盘规格所使用。应注意，增加构成fc范围寄存器23和fc设定寄存器22的位数会扩大上述设定范围并形成较细的分辨率。
现转向功耗问题，由方程(4)可见，当电流10为一定大小时，fc按照电流I1作线性变化。即与fc＝3MHz的电流I1相比，fc＝27MHg的电流I1高达9倍。对于电流I0与I1的最小电流水平，如果应用双极晶体管型或MOSFET(金属氧化物半导体场效应晶体管)型，对于电路的稳定运行需要大约几十μA的电流。为保证截止频率fc在相当宽的范围的线性，则需要额外的几十μA电流。结果是整个七阶滤波电路需要几十mA的电流。
本实施例中，例如象图5的特性图示所表示的那样，截止频率的设定范围被划分为3MHz到9MHz与9MHz到27MHz两组。用于形成3MHz到9MHz这一组3倍之高的范围中的电流I0的参考电流源表示为Irefo。在9MHz到27MHz这一组的3倍范围中，参数电流源减少到Irefo/3。这种情况下，由于设定范围仅约为每一组的约三倍之高，故参考电流源Irefo仅达约几十μA，因而使得电流I0较小。而且可变电流I1也仅为fc＝3MHz的水平的约3倍之高，从而大大减少了整个功耗。因而本实施例可采用如现在的普通的有源滤波器构成。
参见图4，其中示出了表示用于形成上述电流I0与I1的作为本发明的一个经过实验的较佳实施例的参考电流源电路RCSG2与RCSG3。在这实施例中，参考电流源i0与i1的每一个都是由多个电流源选择地组成，这些参考电流源通过由控制信号S1与S2所控制的开关器件SW提供操作电压Vcc，信号S1与S2是通过由上述参考电流源选择逻辑(RSCC CKT2)12对fc范围寄存器23与fc设定寄存器22的设定值进行解码而形成的。这种结构可以使得只有必要的最少数目的参考电流源进入操作状态，从而也减少了参考电流源电路RCSG2与RCSG3的功耗。图4的实施电路相应于参考电流源电路RCSG2与RCSG3，参考电流源选择逻辑RSCC CKT12，与图1的多路复用器MPX2与MPX3。
由参考电流源选择逻辑电路RSCC CKT2置入运行状态的参考电流i0与i1由多路复用器MPX2与MPX3进行多路复用而提供给图3的差动放大器作为设定差动放大器的互导gm的可变电流I0与I1。多路复用器MPX2与MPX3由控制逻辑RSCC CKT2控制以便进行图1的fc设定。
就图4的实施例来说，提供了对于可变电流I0的多个参考电流源i0以及对于电流I1的多个参考电流源i1，并且这些电流源的组合可进行电流值设定的改变，从而增加了电流设定的自由度。结果是减少了功耗而同时保证了高性能(高的线性)。
参见图9，其中示出作为本发明的一个较佳实施例而实验过的上述参考电流源选择逻辑电路RSCC CKT2的电路框图。逻辑电路RSCC CKT2分别从fc范围寄存器(fc范围REG)23的fcmin寄存器部分231与fcmax寄存器部分232接收信号Dmin与Dmax。RSCCCKT2包括一个选择逻辑电路(SEL LOG)121，用于产生基本选择信号SR以便从参考电流源电路RCSG2与RCSG3以及比较和选择逻辑电路122选择出用于目标系统所需要的电流I0与I1的组合，选择电路122接收来自选择逻辑电路121的基本选择信号SR以及来自fc设定寄存器22的数据信号CD并比较这些信号以便基于比较的结果通过选择逻辑电路121从所选择的组合中选择出一个最优组合。比较和选择逻辑电路122如图10所示分别把多个选择信号S11到S14以及S21到S24提供给多路复用器MPX2的开关器件SW1到SW4以及多路复用器MPX3的开关器件SW5到SW8。开关器件SW1到SW4连接在每一个都由pnp型双极晶体管构成的参考电流源晶体管Qi01到Qi04的发射极与电源电势线路之间，该电路的电源电势是通过这些线路提供的。参考电流源晶体管Qi01到Qi04的集电极共同接到npn型双极晶体管Q100电流镜的集电极，该电流镜与构成图3的上述互导gm的差动放大器的可变电流源I0(npn双极晶体管QI01与QI02耦合。参考电流源晶体管Qio1到Qio4的基极与构成第一恒流源电路CS1的晶体管Q101与Q102耦合。如图10中所示晶体管Q101是与参考电流源晶体管Qi01到Qi04耦合的电流镜。
类似地，开关器件SW5到SW8连接在每一都由一pnp型双极晶体管构成的参考电流源晶体管Qi11到Qi14与电源电势线路之间，该电路的电源电势Vcc是通过此线路供给的。参考电流源晶体管Qi11到Qi14的集电极共同接到npn型双极晶体管Q110电流镜的集电极上，该电流镜与构成图3的互导gm的差动放大器的可变电流源I1(npn型双极晶体管QI11)耦合。参考电流源晶体管Qi11到Qi14的基极耦合到构成第二恒流源电路CS2的晶体管Q111与Q112。如图10所示晶体管Q111是与参考电流源晶体管Qi11到Qi14耦合的电流镜，这种配置对于可变电流I0形成了多个参考电流源i0并对于可变电流I1形成了多个参考电流源i1，这些电流源的组合使得可设置各种电流值，从而增加了电流设置的自由度。应注意，图10中每个电流源电路有四个参考电流源；但参考电流源的数目并不以此为限。
参见图6，其中示出了作为本发明的一个较佳实施例实验过的上述七阶有源滤波器的一个框图。核心的有源滤波器包括一个二阶低通滤波器LPF1，一个二阶高通滤波器HPF1，一个增压放大器—K，一个综合器∑，另一个二阶低通滤波器LPF2，又一个二阶低通滤波器LPF3，一个一阶高通滤波器HPF2和一个一阶低通滤波器LPF4。为了控制该核心有源滤波器，提供了增益控制寄存器21，fc范围寄存器23，fc设定寄存器22以及用于解释这些寄存器的数值以便设定电流I0与I1的fc控制电路13。
增益控制寄存器21的值提供给增益控制电路14，该电路包括多个参考电流源PCSG1，控制逻辑RCSS CKT1，以及多路复用器MPX1。增益控制电流IG提供给增压放大器—K使得根据增益控制寄存器21的值可得到一个最优增益。在如此构造的七阶有源滤波器10中，滤波器差动输出Vo’X与Vo’Y是从末级一阶高通滤波器HPF2输出的，而滤波器输出信号VoX与VoY是从末极一阶低通滤波器LPF4输出的。
以上各实施例提供了以下的功能和效果(1)一种压控滤波电路，它包括一个可变电导电路，该电路具有；一对输入晶体管，在其基极供以输入电压信号并在其每一发射极供以第一可变电流源；通过单向器件共同耦合到这对输入晶体管集电极的负载装置；一对差动晶体管，在它们的基极分别供以输入晶体管对的集电极的输出；第二可变电流源，该电流源耦合到该差动晶体管对的公共发射极；以及电流源负载，分别耦合到差动晶体管对的集电极，使得第二可变电流源的电流值的一半流过；其中第一电流源的电流值在预定频率范围变高时被切换为较小值。其结果是通过控制差动晶本管的互导，与截止频率连同待设定的可变电流被设定的范围可以设定得相当小，从而能够以低功耗设定一个宽范围的截止频率。
(2)上述第一可变电流源与第二可变电流源的每一个通过由一个多路复用器对多个参考电流源进行多路复用即可得到所需的电流值。其结果是用于设定截止频率的寄存器值可被一个逻辑电路解码，由此简化了预定优化值的设定。
(3)上述有源滤波电路的截止频率范围借助用于截止频率设定范围的寄存器值可被设定为多个。第一与第二可变电流源的电流值可在一个预设频率范围中设定在多个分区之中。这种配置的优点在于可以相当低的功耗在实际上很宽的变化范围内进行截止频率的设定。
(4)在按磁头与磁道之间的相对旋转速度的上升而增加记录信号的频率的硬盘存储器装置中所应用的信号处理半导体集成电路器件(或读通道电路)中，由于频率是由信号处理半导体集成电路器件处理的，应用上述有源滤波器可提供一种高度通用的信号处理半导体集成电路器件，因而提高了批量生产能力并减少了外部附加部件的数量，其结果是显著节省了成本。
(5)上述新型配置由于减少了功耗可使得包含根据本发明的有源滤波器的信号处理半导体电路器件以塑料(或树脂)封装，从而显著降低了这种集成电路自身的成本。
虽然本发明的较佳实施例已使用特定的措辞进行了说明，这种说明仅是为了解释说明之目的，应当明白的是，在不背离所附权利要求的精神和范围的情况下可做出各种改变和修改。例如，如果设定范围fcmax最多为设定范围fcmin的3倍之高，则就没有必要提供这些分离的设定范围；而是仅需改变可变电流I1即可设定截止频率。反之，若设定范围扩展得很宽，则可能要提供三个或更多的设定范围而不是上述的两个，以此来限制可变电流I1的变化为相对小的一个水平。于是可按所需的任意组合来设定多个设定范围(fcmin到fcmax)的提供方式及其数目。
构成根据本发明的有源滤波器的差动放大器可按照基于图3的差动放大器的各种变形的方式实施。例如，除了上述的多路复用方法以外，可借助于数/模转换设定电流值而提供可变电流。
本发明可广泛作为用于通过应用差动放大器的互导而设定宽范围的截止频率的有源滤波器而使用。
本发明的诸优点中包括了以下各方面一种压控滤波电路，它包括一个可变电导电路，该电路具有一对输入晶体管，在其基极供以输入电压信号并在其每一发射极供以第一可变电流源；与该输入晶体管对在其集电极通过单向器件共同耦合的负载装置；一对差动晶体管，在其基极分别供以输入晶体管对的集电极的输出；与差动晶体管对的公共发射极耦合的第二可变电流源；以及一个电流源负载，该负载分别与差动晶体管对的集电极耦合使得第二可变电流源的电流值的一半流过；其中第一电流源的电流值在预定频率范围变得较高时则被切换变得较小。这种配置的优点在于，通过对差动晶体管互导的控制，可把待设定的可变电流连同截止频率被设定在其中的设定范围作得相当小，从而能以低功耗设定宽范围的截止频率。
通过多路复用器对多个参考恒流源进行多路复用，上述第一和第二可变电流源获得所需电流值。这种配置的优点在于，用于设定截止频率的寄存器值可由一逻辑电路解码，从而简化了预定的优化值的设定。
借助于用于截止频率设定范围的寄存器值，上述有源滤波电路的截止频率范围可被设定为多个。第一与第二可变电流源的电流值可设定在预设频率范围中多个分区之中。这种配置的优点在于，能以相对低的功耗进行实际上相当宽的截止频率变化范围的设定。
在按磁头与磁道之间的相对转速上升而增加记录信号频率的硬盘存储器装置中所使用的信号处理半导体集成电路器件(或读通道电路)中，由于频率由信号处理半导体集成电路器件处理，应用上述有源滤波器提供了高通用性的信号处理半导体集成电路器件。这种配置的一个优点是提高了批量生产能力并减少了外部附加部件的数目，从而显著节约了成本费用。
上述新型的配置由于降低了功耗，使得包含基于本发明的有源滤波器的信号处理半导体电路器件可以用塑料(或树脂)封装。这种配置的一个优点是显著降低了该集成电路器件本身的造价。参见图13，其中示出了图1的一部分外部接线。
权利要求
1.一种压控滤波电路，它包括一个可变电导电路；其具有一对输入晶体管，在其基极供以输入电压信号，而在其每一发射集供以第一可变电流源；负载装置与上述输入晶体管对在其集电极通过单向器件共同耦合；一对差动晶体管对，在其基极分别供以上述输入晶体管对的集电极的输出；一个第二可变电流源，耦合到上述差动晶体管对的公共发射极；以及一个电流源负载，分别耦合到上述差动晶体管对的集电极而使得上述第二可变电流源的电流值的一半流过；上述可变电导电路与一电容器相连；其中上述第一电流源的电流值在预定的频率范围变得较高时被切换而变得较小。
2.如权利要求1所述的压控滤波电路，其中通过一多路复用器对多个参考电流源进行多路复用，上述第一可变电流源与上述第二可变电流源每一个都获得了所需的电流值。
3.如权利要求2所述的压控滤波电路，其中通过截止频率范围寄存器值上述的压控滤波电路的截止频率范围可被设定为多个并因而可被分区，在被分区的频率范围按照截止频率设定寄存器的值而变得较高时，则上述第一可变电流源的电流值被切换而变得较小，并且上述第二可变电流源的电流值也如此被设定。
4.如权利要求3所述的压控滤波电路，其中上述截止频率范围寄存器值与上述截止频率设定寄存器值由一逻辑电路解码以便提供一控制信号用于控制多路复用器，该多路复用器对上述第一可变电流源和上述第二可变电流源进行多路复用而形成其电流值。
5.如权利要求4所述的压控滤波电路，其中上述压控滤波电路用于一硬盘存储器装置，该装置中在磁头与磁道之间的相对转速增加时，记录信号的频率被提升，上述压控滤波电路处理上述记录信号。
6.用于信号处理的半导体集成电路器件，它包括一个第一外接线，供以其频率从预定的第一值变化到预定的第二值的输入信号；一个压控滤波电路，该电路被连接到上述第一外接线，上述压控滤波电路包括一个第一电流源和一个第二电流源，该第一与第二电流源的电流值是可变的，上述压控滤波电路的截止频率是基于上述第一电流源与上述第二电流源的电流值的比率而变化的；一个第二外部接线，被供以上述压控滤波电路的输出信号；以及连接到上述压控滤波电路的一个控制电路，该控制电路用于控制上述第一电流源的电流值对上述第二电流源的电流值的比率；其中当上述输入信号频率变得相对较高时则上述控制电路使得上述第一电流源的电流值高得相对较小。
7.如权利要求6所述的用于信号处理的半导体集成电路器件，其中上述控制电路包括一个第一寄存器用于存储与上述输入信号频率可变化范围相关联的第一数据，以及一个第二寄存器用于存储规定上述压控滤波电路截止频率的第二数据，上述控制电路设定上述第一电流源电流值对上述第二电流源电流值的比率。
8.如权利要求7所述的用于信号处理的半导体集成电路器件，其中用于信号处理的上术半导体集成电路器件是用树脂封装的。
9.一种信号读取系统，它包括用于存储数据的一个磁盘，在该磁盘上从该磁盘的内周圈磁道到该磁盘的外周圈磁道数据存储的密度是均匀的；一个马达，用于以预定转速驱动上述磁盘；一个磁头，用于读取上述磁盘上所存储的数据；一个致动器，用于把上述磁头定位到上述磁盘上预定的磁道上；一个半导体集成电路器件，用于接收来自上述磁头读取的信号以便对所接收的信号执行预定信号处理；以及一个微计算机，用于控制上述致动器和上述半导体集成电路器件；上述半导体集成电路器件包括；一个压控滤波电路，该电路包括一个第一电流源和一个第二电流源，它们的电流值是可变的，上述压控滤波电路的截止频率随上述第一电流源的电流值对第二电流源的电流值的比率而变化，上述压控滤波电路接收上述读取的信号，并从上述读取的信号中除去超过上述截止频率的信号成份；以及一个控制电路，该电路连接到上述压控滤波电路以控制上述第一电流源电流值对第二电流源电流值的比率；当上述读取的信号频变得相对较高时，上述控制电路使得上述第一电流源的电流值逐步变得相对地较小。
10.如权利要求9所述的信号读取系统，其中上述控制电路包括一个第一寄存器，用于存储与上述所读取的信号的频率的可变范围相关联的第一数据以及一个第二寄存器，用于存储规定上述压控滤波电路截止频率的第二数据，上述控制电路根据上述第一数据与上述第二数据设定上述第一电流源的电流值对上述第二电流源的电流值的比率。
11.如权利要求10所述的信号读取系统，其中上述第一寄存器与上述第二寄存器分别由上述微计算机写入上述第一数据与上述第二数据。
12.如权利要求11所述的信号读取系统，其中当上述信号读取系统被致动时上述第一数据被写入到上述第一寄存器，并且上述微计算机把上述第二数据根据上述磁盘上要被读取的磁道的磁道地址写入到上述第二寄存器中。
全文摘要
一种压控滤波电路，包括一个可变电导电路；一对输入晶体管，其基极供以输入电压信号而在其每一发射极供以第一可变电流源；共用负载装置通过单向器件耦合到输入晶体管对的集电极；一对差动晶体管，在其基极供以输入晶体管对的集电极输出；第二可变电流源耦合到差动晶体管对的公共发射极；以及电流源负载耦合到差动晶体管对的集电极使得第二可变电流电流源的电流值的一半流过，其中第一电流源的电流值在预定频率范围变高时被切换而变小。
文档编号H03H11/04GK1117219SQ9510538
公开日1996年2月21日 申请日期1995年5月11日 优先权日1994年5月12日
发明者大崎胜美, 奈良孝, 渡边寿 申请人:株式会社日立制作所, 阿基塔电子株式会社