专利名称：产生精确的低噪声周期信号的系统的制作方法
技术领域：
本发明涉及通信系统。特别是，本发明涉及用来产生在通信系统中用到的精确的低噪声周期信号的系统和技术。
相关技术的描述在各种需求应用中运用周期电子信号，其中上述需求应用包含用来调制和解调在模拟电路中的信号以及数字电路的时钟的基准振荡器(referenceoscillator)。这种应用通常要求十分精确的低噪声信号，它所消耗的功能最小同时在很宽的范围内能够保持精确性。
在诸如码分多址(CDMA)通信系统的数字通信系统中，这种信号的精确性十分重要。在CDMA系统中，通常将某一范围内的频率转换成不同的频率范围或频带。时钟信号的精确性影响了频率转换的精确性。例如，在CDMA蜂窝电话网中，在移动接收机中的本机振荡器(LO)提供周期信号，它促进将入局射频(RF)信号到中频(IF)信号的转换。如果本机振荡器的频率不精确，那么可能将经转换信号转换到所需IF频带范围外。
数字通信系统可采用多种方法中的一种来解调数字化调制的波形。这种方法包括二进制-相移键控法(BPSK)、正交相移键控法(QPSK)、偏移QPSK(OQPSK)、M进制相移键控法(MPSK)或正交幅度调制(QAM)。该系统通常需要锁定接收到的RF信号。调制器锁定在该信号上的能力以及由测得的位误码率(BER)与理论上的BER之比恶化所表示的性能都受到所产生的时钟信号的相位噪声的影响。
通常由具有特定模拟调谐电路的晶体振荡器产生在数字通信系统中用到的周期信号，其中上述特定模拟调谐电路用来响应于高BER调节振荡器的频率。一般，所附的模拟调谐电路十分昂贵和庞大。
另一种精确但昂贵的振荡器是压控温度补偿晶体振荡器。然而，自身用到的这些振荡器的频率范围受到限制。这通常限制移动接收机的信号锁定能力。另一方面，由压控振荡器(VCO)用一个或多个锁相环(PLL)来产生相对精确的周期信号。PLL是输出被相位锁定在输入信号上的信号的电路。PLL提高频率精确度，并降低由VCO输出的周期信号的任何相位噪声，而且扩展了可能的输出频率范围。到PLL的输入信号作为参考信号，并通常由另一个PLL、直接数字合成器(DDS)、压控振荡器或数字控制振荡器(NCO)来提供。
通过改变诸如环路反馈分频比(feedback divide ratio)的特定PLL参数，可分级(in step)调节输出频率。该级距大小决定了PLL的频率分辨率(frequency resolution)并级距还有赖于某些PLL参数。
必须根据单个周期信号产生几个不同的频率，以驱动在电路中的不同本机振荡器。通常用PLL来根据单个周期信号合成在精确的频率下的周期信号范围。
然而，由传统振荡器驱动的PLL通常受到很多限制。例如，PLL的输出通常包含明显的寄生噪声。此外，由于差的频率分辨率导致所允许的输出频率范围相对受到限制，而且由于设计的限制导致只在粗调频率分级中可调节PLL本身。
为了减小寄生噪声并增加频率分辨率，通常采用两个PLL。附加PLL提供向主PLL提供输入或参考信号，并改善对参考频率的控制。这导致输出周期信号的频率分辨率和精度高。
然而，第二PLL表示附加硬件，它占用了宝贵的电路板空间并消耗功率。附加功率消耗在范围电话中特别成问题，因为移动单元的电池寿命是十分重要的考虑因素。此外，这种系统的低切换次数导致主PLL的输出在环路校正之间明显地漂移(wander)。
为了克服由于采用两个PLL所导致的限制，通常用DDS代替第二个PLL来向主PLL提供参考信号。DDS一般提高频率分辨率以及PLL的切换速度，同时提高了PLL设计的灵活性。然而，典型的DDS驱动PLL同样存在着明显的限制。
典型的DDS用多位数字-模拟变换器(DAC)。如在现有技术中已知的那样，多位DAC受到硬件限制，它导致由采用这些装置的电路输出的信号产生过冲(glitch)。当少于DAC中的所有位时，过冲结果同时改变。于是，当它们的适当值产生位变化时，输出波形呈现临时错误值。这种过冲导致在十分接近于所需输出频率的DAC输出处出现寄生频率音调(frequency tone)(即，过冲噪声)。寄生音调可恶化PLL性能。
DAC的输出还包括量化噪声，它与DAC的幅度分辨率直接相关。幅度分辨率由用于DAC计算中的位数来决定。具有良好幅度分辨率和频率响应的DAC趋于消耗过度的功率，而且很昂贵。此外，当周期信号频率增加时，寄生音调更成问题，还进一步限制了可允许输出频率的范围。
于是，需要一种系统能够提供频率范围宽的十分精确的周期信号，其噪声最小且切换速度快。
发明概述本发明提供一种系统来产生精确的周期信号。在示例实施例中，本发明包括低位数字-模拟变换器来在参考频率下将第一信号转换成数字信号。包含Δ-∑变换器来抑制在预定参考频率范围内的数字信号中的噪声，并响应于它提供噪声定形信号(noise-shaped signal)。
在一个具体的实施例中，本发明还提供一种用来提供在第一频率下的第一信号的直接数字合成器。振荡器产生输入到直接数字合成器的模拟参考信号。直接数字合成器把振荡器输出信号转换成第一信号。低位数字-模拟变换器作为Δ-∑数字-模拟变换器来实施。在较佳实施例中，Δ-∑数字-模拟变换器是一位Δ-∑数字-模拟变换器，并包括Δ-∑调制器，其阶数大于2。噪声定形信号是数字信号，并由带通滤波器对其进行滤波以去除任何剩余的不要的信号，诸如由Δ-∑数字-模拟变换器将其推出频带范围之外的量化噪声。把Δ-∑数字-模拟变换器的输出输入到锁相环。
在较佳实施例中，数字-模拟变换器是没有过冲的1位数字-模拟变换器。于是，与传统多位数字-模拟变换的使用相关的过冲噪声被消除。运用直接数字合成器提供对噪声定形信号的可允许频率范围更加完整的控制，并随后提供对输出周期信号的频率的完整控制。
附图简述
图1是包含根据现有技术的直接数字合成器(DDS)驱动锁相环的数字发生器的方框图。
图2是运用根据本发明的教义构成的Δ-∑调制器和1位数字-模拟变换器(DAC)的锁相环合成器(PLL)的方框图。
图3是图2的Δ∑调制器的方框图。
图4是图3的信号传递函数和噪声传递函数的示图。
图5是从图2的1位DAC输出的周期信号的频谱图。
较佳实施例的详细描述虽然参照用于特殊用途的示例实施例描述本发明，但是应理解，本发明并不局限于此。熟悉本技术领域的人员通过阅读本发明的说明将认识到附加修正、应用和实施例都落在本发明的范围内的，而且本发明在其他领域也是十分有用的。
下面对传统DDS驱动PLL的操作的概述是用来促进对本发明的理解。
图1是根据现有技术的信号发生器40的方框图。信号发生器40具有由基准振荡器44驱动的DDS42。DDS42合成其频率依赖其输入信号(即，由基准振荡器44输出的模拟信号)的频率的数字信号以及它的设计参数。在现有技术中已知DDS42的结构，并在美国专利号4,965,533号(发明名称为“直接数字合成器驱动锁相环频率合成器”，并转让给本发明的受让人，作为参考资料在此引入)中描述。
通过多位DAC46把经合成的数字信号转换成模拟信号。然后，由DDS滤波器48对所得模拟信号进行滤波以去除不要的信号(诸如噪声)，并插入采样之间以去除重建波形的不要频谱图象。提供所得滤波信号作为到PLL50的参考信号输入。
PLL50是具有传递函数的反馈环路，它设计来产生其频率与从DDS滤波器48接收到的滤波参考信号的频率相关的输出信号。PLL50输出信号的频率是PLL50和DDS42的参数的函数。
PLL50包括相位检测器，作为数字减法器78、环路滤波器80、压控振荡器(VCO)82和具有分频率N的环路分频器84实施。PLL元件78、80、82和84表示用来将输出周期信号的频率调谐到特定合成频率的反馈环路。
环路滤波器80滤波来自减法器78的输出的不要信号，并把控制电源86输出到VCO82，从而响应于控制电压86产生输出周期信号76。把输出周期信号76反馈到环路分频器84，它调节输出周期信号76的频率以为在参考信号74和分频器输出88之间的比较做准备。由其输出表示在信号74，88之间的差的减法器78进行该比较，然后滤波，从而导致控制控制电压86。
DDS42通过添加由DDS42提供的附加设计参数提供优于前面设计的PLL的频率分辨率。然而，如上所述，多位DAC46对于过冲和寄生噪声十分敏感，而通过滤波很难消除它。来自DAC46的寄生噪声和量化噪声可能恶化PLL50的输出。
图2是根据本发明的内容构成的信号发生器60的方框图。本发明的信号发生器60包括连接到DDS42的基准振荡器44，其后是一个Δ∑调制器62、1位DAC68、带通滤波器72和PLL50，所有这些都以上述顺序串联。
由振荡器44驱动的DDS42输出经合成的数字周期信号64到Δ∑调制器62。Δ∑调制器62用作噪声定形器，它将经合成的周期信号64中的量化噪声推出频带外，并抑制在频带内的量化噪声。周期信号64是数字化正弦波。
如下面详细所述，谐振器电路(Δ∑调制器62的基本构件块)的特征是下列噪声传递函数Y(z)/Q(z)＝(1+A(z)B(z))-1(1)其中z是关于信号频率的复变数，Y(z)是基本构件块的z域输出、Q(z)表示量化噪声和A(z)和B(z)是设计来抑制带内量化噪声的z函数(即，将噪声推出频带外或偏离所需周期信号)。在本具体实施例中，A(z)＝z-1(1+z-2)-1，和B(z)＝-z-1。熟悉本技术领域的人员应理解可将其他函数用于A(z)和B(z)，而不偏离本发明的范围。
基本构件块的信号传递函数是；Y(z)/X(z)＝A(z)(1+A(z)B(z))-1＝1 (2)其中X(z)是基本构件块的z域输入。
如下面参照图3详细所述的那样，在示例实施例中，Δ∑调制器62具有级联在一起的3个基本构件块90以参数第6阶Δ∑调制器62。熟悉本技术领域的人员应理解，可用不同阶数的Δ∑调制器而不偏离本发明的范围。
参照图2，Δ∑调制器62输出噪声定形信号66到1位DAC68。Δ∑调制器62结合1位DAC68被称为Δ∑DAC。如下面详细描述的那样，1位DAC68产生大量量化噪声。将该量化噪声抑制在频带内，即，在所需周期信号频率附近。由于1位DAC68只有一位，所以避免了由于使用图2的多位DAC46所导致的过冲问题和所得寄生噪声。DAC70的模拟输出包括频带外量化噪声，用带通滤波器72很容易将它滤出。于是，带通滤波器72向PLL50提供在线74上的精确参考周期信号，上述PLL50没有寄生过冲噪声。精确的参考信号允许PLL50通过改变PLL50的参数，产生在一频率范围内的精确输出周期信号76。
按1所示，PLL50包括相位检测器，即，信号减法器78、环路滤波器80、压控振荡器(VCO)82和具有分频率N的环路分频器84。PLL元件78、80、82和84表示用来将输出周期信号76调谐到特定合成频率的反馈环路。
环路滤波器80对从减法器78输出的不要信号进行滤波，并将控制电压86输出到VCO82，于是响应于电压控制86产生输出周期信号76。把输出周期信号76反馈到环路分频器84，它调节输出周期信号76的频率以为在参考信号74和分频器输出88之间进行比较作准备。由减法器78执行该比较，上述减法器78的输出表示在信号74，88之间的差，然后对它进行滤波，得出控制电压86。
在美国专利申请号08/893,267(1997年7月8日申请，名为“带有噪声定形器的锁相环”，以转让给本发明的受让人并作为参考资料在此引入)中提供对锁相环的另一种描述。
下式给出输出周期信号FVC0的频率与参考频率之间关系FVC0＝FR*NR/(2b) (3)其中FR是参考信号76的频率，NR是DDS42的频率控制变量和b是在DDS42中用到的位数。于是，参考信号74的频率FR的精度直接影响输出信号76的频率FVC0的精度。
运用Δ∑调制器62和1位DAC68促进产生高度精确的输出周期信号76、没有与昂贵的多位DAC相关的寄生噪声。此外，由图1的多位DAC产生的寄生噪声不限制参考信号74的频率。此外，Δ∑调制器62和1位DAC68比起图1中的多位DAC46来说相对较便宜。于是，PLL60是经济的、高精确的时钟产生系统，它具有范围相对较宽的可允许输出频率。
熟悉本技术领域的人员应理解，可用1位DAC68可由低位DAC，诸如2或3位DAC来代替，而不偏离本发明的范围。
图3是图2的Δ∑调制器62的方框图。Δ∑调制器62是第6阶Δ∑调制器。Δ∑调制器82具有3个基本构件块90，还称为第二阶谐振器，它们级联在一起。每个基本构件块90都包含数字延迟(z-1)94、具有电压增益αi(其中i是范围从0到5的整数下标)的放大器96、加法器98和减法器100。加法器98接收来自放大器96的并行输入、输出。放大器96之一具有由数字延迟94提供的输入，其中上述数字延迟的输入还是其他放大器96的输入。由在后继谐振器90中的数字延迟94提供该输入，或者在输出基本块90的情况下，由Δ∑调制器82的噪声定形输出66提供。
第一基本构件块90接收噪声定形信号66作为到加法器98的第三输入。随后，构件块90接收前一基本构件块90的输出作为到加法器98的第三输入。
熟悉本技术领域的人员应理解，在现有技术中已知构成基本构件块的方法，并可通过运用任何数字信号处理硬件来实施。
加法器98的输出向减法器100提供输入。通过数字延迟94发送加法器98的输出，提供谐振器90的输出。通过另一个数字延迟94发送谐振器90的输出，并向形成反馈环路的加法器98提供第二输入。
对量化噪声建模作为线性噪声元件92，并在噪声定形输出94之前发生。
拾取放大器96的电压增益以提供噪声传递函数和信号传递函数，它使得Δ∑调制器82能够满足对于具体应用的稳定性和噪声定形要求。对于放大器96拾取增益α的方法在现有技术中已知。在本具体实施例中，增益是α0＝0，α1＝3/2，α2＝0，α3＝-3/4，α4＝0，α5＝1/8。
图4是由图3的Δ∑调制器62实施的信号传递函数104和噪声传递函数106的图102。该图的纵坐标表示20*log(V)(即，分贝(dB))而横坐标表示频率。噪声传递函数106明显地抑制在已知为工作域的频率范围112(频带内)内的噪声，同时信号传递函数104允许信号未被抑制或甚至被放大。噪声传递函数106和信号传递函数104分别表示噪声和信号增益分布。
图5是图2的DAC输出70的频谱120的示图。该图具有对应于信号功率的纵坐标122和对应于信号频率的横坐标124。频谱120包括在以图2的DAC输出70的所需输出频率130为中心的功率尖脉冲(spike)128的任一侧上的量化噪声126。带内抑制噪声126，即，在所需输出频率130附近并被推出频带外。图2的带通滤波器72可以容易去除噪声126、使信号尖脉冲128在所需输出频率130处。于是，将信号能量集中在所需频率130处，这表示周期信号具有良好的频率精度。
于是，参照特殊应用的特定实施例描述本发明。熟悉本技术领域的人员应认识到附加修正、应用和实施例都落在其范围内。所附权利要求覆盖在本发明的范围内的所有这种应用、修正和实施例。
权利要求
1.一种在预定频率下产生精确的周期信号的系统，其特征在于，包括低位数字-模拟变换器，用来将在参考频率下的第一信号转换成数字信号；和Δ-∑装置，用来抑制在所述参考频率的预定范围内的所述数字信号中的噪声，并响应于此提供噪声定形信号。
2.如权利要求1所述的发明，其特征在于，包括用来提供在所述参考频率下的所述第一信号的直接数字合成器。
3.如权利要求2所述的发明，其特征在于，还包括用来向所述直接数字合成器提供输入的基准振荡器。
4.如权利要求1所述的发明，其特征在于，所述低位数字-模拟变换器是Δ-∑数字-模拟变换器。
5.如权利要求4所述的发明，其特征在于，所述Δ-∑数字-模拟变换器以少于4位进行操作。
6.如权利要求5所述的发明，其特征在于，所述Δ-∑数字-模拟变换器是1位Δ-∑数字-模拟变换器。
7.如权利要求4所述的发明，其特征在于，所述Δ-∑数字-模拟变换器包括具有阶数大于2的Δ-∑调制器。
8.如权利要求1所述的发明，其特征在于，还包括用来根据所述噪声定形信号产生输出周期信号的合成装置。
9.如权利要求1所述的发明，其特征在于，所述合成装置是锁相环。
10.一种用于产生低噪声周期信号的系统，其特征在于，包括；数字装置，用于产生具有第一中心频率的数字信号；滤波装置，用于噪声定形所述数字信号以抑制在所述中心频率周围的噪声并响应于它提供数字输出信号；变换器装置，用于将所述数字输出信号转换成模拟信号；和环路装置，用于将所述模拟信号调谐到预定频率并响应于此提供所述低噪声周期信号。
11.如权利要求10所述的发明，其特征在于，所述数字装置包括直接数字合成器。
12.如权利要求11所述的发明，其特征在于，所述数字装置还包括用来对所述直接数字合成器提供输入的振荡器。
13.如权利要求12所述的发明，其特征在于，所述振荡器是压控振荡器。
14.如权利要求10所述的发明，其特征在于，所述变换器装置是Δ-∑数字-模拟变换器。
15.如权利要求10所述的发明，其特征在于，所述Δ-∑数字-模拟变换器以少于4位进行操作。
16.如权利要求15所述的发明，其特征在于所述Δ-∑数字-模拟变换器是1位Δ-∑数字-模拟变换器。
17.如权利要求10所述的发明，其特征在于，所述滤波器装置包括Δ-∑调制器。
18.如权利要求17所述的发明，其特征在于，所述Δ-∑调制器包括Δ-∑调制器电路，它以下列信号传递函数来表征Y(z)/Q(z)＝(1+A(z)B(z))-1其中Y(z)表示所述Δ-∑调制器电路在z域内的输出信号，Q(z)表示在z域内的量化噪声，和A(z)和B(z)是设计来抑制带内量化噪声的z的函数。
19.如权利要求18所述的发明，其特征在于，B(z)＝-z-2。
20.如权利要求18所述的发明，其特征在于，A(z)＝(1+z-2)-1。
21.如权利要求18所述的发明，其特征在于，所述Δ-∑调制器以下列噪声传递函数来表征Y(z)/X(z)＝A(z)(1+A(z)B(z))-1其中，X(z)表示所述Δ-∑调制器电路在z域内的输入信号。
22.如权利要求17所述的发明，其特征在于，所述Δ-∑调制器具有大于2的阶数。
23.如权利要求22所述的发明，其特征在于，所述Δ-∑调制器是第6阶Δ-∑调制器。
24.如权利要求23所述的发明，其特征在于，所述Δ-∑调制器包括增益大约为3/2的放大器。
25.如权利要求23所述的发明，其特征在于，所述Δ-∑调制器包括增益大约为-3/4的放大器。
26.如权利要求23所述的发明，其特征在于，所述Δ-∑调制器包括增益大约为1/8的放大器。
27.如权利要求10所述的发明，其特征在于，所述环路装置包括锁相环。
28.一种在多个频率中的任一频率下合成周期信号的系统，其特征在于，包括振荡器，用来产生第一频率的信号；直接数字合成器，用来将所述信号转换成数字信号；Δ-∑调制器，连接以接收所述直接数字合成器的输出作为到它的输入；低位数字-模拟变换器，用来将所述Δ-∑调制器的输出转换成模拟信号；滤波器，用来减小在所述模拟信号中的噪声并响应于此提供清楚的参考信号；和锁相环，具有所述参考信号作为输入用于产生多个频率中所述的那个频率。
29.一种产生具有特定频率的周期信号的系统，其特征在于，包括振荡器，用来产生具有在特定频带内的频率的参考信号；噪声定形装置，用来抑制在所述振荡器信号中在所述频带内的噪声并响应于它提供噪声定形信号；变换器装置，用来把所述噪声定形信号转换成在预定频率下的低噪声的模拟信号；和锁相环，用来根据所述模拟信号产生所述周期信号。
30.一种产生具有特定频率的周期信号的系统，其特征在于，包括直接信号合成器；Δ-∑数字-模拟变换器，连接以接收所述合成器的输出作为到它的输入；和锁相环，连接到所述Δ-∑数字-模拟变换器的所述输出。
31.一种产生在预定频率下的精确周期信号的方法，其特征在于，包括下列步骤产生具有在所需参考频率下的分量的数字周期信号；抑制在所述周期信号中在所述所需参考频率的预定范围内的噪声并响应于它提供噪声定形信号；和根据所述噪声定形信号合成在所述特定频率下的周期信号。
全文摘要
在示例实施例中,本发明提供低位数字－模拟变换器(68)用来将在参考频率下的第一信号转换成数字信号。包含Δ－∑变换器用来抑制在数字信号中在预定参考频率范围内的噪声,并响应于此提供噪声定形信号。带通滤波器(72)滤出带外噪声,并提供没有过冲噪声的精确的周期信号。在特定实施例中,本发明的系统还包括用来提供在第一频率下的第一信号的直接数字合成器(42),并提供精确的参考周期信号作为到锁相环(50)的参考信号。
文档编号H03L7/18GK1308789SQ99808183
公开日2001年8月15日 申请日期1999年6月29日 优先权日1998年6月30日
发明者D·K·巴特菲尔德, R·P·吉尔摩 申请人:夸尔柯姆股份有限公司