专利名称：用于产生周期信号的电路的制作方法
技术领域：
本发明涉及用于产生周期信号的电路。
US-A-6,028,488公开了一种利用开关电容器频率选择的数字式控制振荡器。
产生周期信号的最简单的方法涉及使用放大器抵消LC共振电路的阻尼。LC振荡器的频率稳定性在许多应用场合下都不够好。对于高频，L和C可以集成。利用石英晶体振荡器可以实现好得多的频率稳定性。然而，对于这种晶体振荡器，总是需要一个外部元件。
另一组振荡器是张弛振荡器，张弛振荡器通过对一个(集成的/外部的)电容进行充电/放电产生周期信号。在这种情况下，振荡器的频率主要取决于-电源电压和温度相关的电流源/接收器(sink)；-与频率确定电阻器串联的开关；-具有电源电压和温度相关滞后的比较器；-两个比较器，它们的输入级由于有不同的触发阈值而不同，并且因而相互不匹配(失配)。
本发明借助于权利要求1中规定的电路实现此目的。
本发明的电路的优点是不需要任何一个外部的频率确定元件。此外，只有一个放电器件(例如电流吸收器)，而常规的电路还需要一个开关电流源。通过应用开关电容器技术可以在很大程度上消除常规开关的影响。由于对于寄生电容反向充电的结果，仅留下一点微弱的影响，这同样能确定频率。借助于适当选择电容和开关，可将这种影响减至最小。
本发明的构思总体来说是使用放电器件和基准发生器，再结合开关电容器技术，从而有可能产生稳定振荡。
从属权利要求包含对权利要求1中规定的电路的有益的开发和改进。
按照一个优选实施例，时钟发生器器件具有一个比较器器件，比较器器件的一个输入端连接到信号节点，比较器器件的另一个输入端连接到第二基准电位，比较器器件的输出端输出一个具有第一周期持续时间的开关脉冲信号。
和上述常规的电路相比，这里只需要一个比较器，所以是有益的，常规的电路需要一个带有滞后的比较器或需要两个比较器。比较器只检测正触发器阈值。当达到该阈值时，基于由第一基准电位确定的中间电压对频率确定电容的充电被反向。这对应于在公知电路中的负触发器阈值，在这种情况下的滞后只由基准发生器规定。如果正触发器阈值由于电源电压变化而发生移动，则负触发器阈值在同一方向移动，并且频率确定滞后保持不变。
按照另一个优选的改进，时钟发生器器件有一个分频器器件，用于接收开关脉冲信号并且用于产生具有第二周期持续时间的对应的第二信号，第二周期持续时间的长度是第一周期持续时间的长度的两倍。因此振荡频率是比较器上的第一信号的频率的一半。
按照另一个优选的改进，时钟发生器器件有一个时钟发生器，用于接收第二信号并且用于产生第一开关时钟、第二开关时钟、和具有第二周期持续时间的周期信号。使用这个时钟发生器的主要目的是整形输出信号。
按照另一个优选的改进，时钟发生器是一个RS触发器。这是一个特别简单的实施类型。
按照另一个优选的改进，分频器器件有一个脉冲边缘控制的触发器，它在C输入端接收开关脉冲信号，并且在它的反相Q输出端传送第二信号，同时在反相Q输出端和D输入端之间提供反馈回路。这使分频器的生产成本很低廉。
按照另一个优选的改进，时钟发生器器件有一个启动逻辑发生器器件，用于当启动电路时规定第一和第二开关时钟。这就可以提供一个确定的初始状态。
按照另一个优选的改进，提供用于从第一和第二电源电位产生第一和第二基准电位的基准发生器器件。例如可以包含简单的共射共基放大器(cascode)。
按照另一个优选的改进，时钟发生器器件的形式应使第一开关时钟和周期信号匹配。然而，很自然地，第二开关时钟和周期信号也应该匹配。
按照另一个优选的改进放电器件是具有恒定电流的电流吸收器器件。
附图中相同的标号指的是相同或者具有相同的功能的部分。
图1示意地表示出按照本发明的一个实施例的电路。
按照本实施例的电路是一个快速恢复式整流振荡器(freewheelingoscillator)，用于在第一电源电位为1.6伏＜VDD＜2.2伏、第二电源电位VSS为0伏或地电位的情况下产生频率fosc例如为350千赫兹的周期信号CLK。第一基准电位或中间电压Vm为0.8伏，第二基准电位或幅度载波阈值Vtr为0.4伏。若不计及寄生电容，则在这种情况下的振荡器频率fosc由下式给出fosc＝1/T＝I/(4*C’*Vtr)(1)在本文中，C’是频率确定电容器C的电容值，T是对应于fosc的周期持续时间。I是电流吸收器STS的恒定电流。
按照本实施例的电路的设计如以下所述。
连接到比较器COMP的+输入端的信号节点K 3经过第一开关器件S1连接到第一连接点K1，并且经过第二开关器件S2连接到第二连接点K2。信号节点K3上有第一周期持续时间T/2的第一信号Vc。
电流吸收器器件STS经过第三开关器件S3连接到第一连接点K1，并且经过第四开关器件S4连接到第二连接点K2，电流吸收器器件STS用于使频率确定电容器C放电。在这种情况下，以类似的方式表示的这些点的寄生电容Cpar具有频率效应，因为它们的电荷一直需要被反向。
第二连接点K2经过第五开关器件S5连接到第一基准电位Vm，第一连接点K1经过第六开关器件S6连接到第一基准电位Vm。
比较器器件COMP、启动逻辑发生器器件STUP、分频器器件TH、和时钟发生器CG一起形成时钟发生器器件，用于接收第一信号Vc并且用于产生第一开关时钟Φ1、第二开关时钟Φ2、和周期信号CLK。
第一、第三、和第五开关器件S1、S3、和S5由第一开关时钟Φ1驱动，第二、第四、和第六开关器件S2、S4、和S6由第二开关时钟Φ2驱动。在这种情况下，第一和第二开关时钟Φ1、Φ2不重叠，并且相互反相。
在如图1所示的状态，第一、第三、和第五开关器件S1、S3、和S5要准确闭合。
时钟发生器器件包括包括比较器器件COMP，它的一个输入端+连接到信号节点K3，它的另一个输入端-连接到第二基准电位Vtr，它的输出端AK输出开关脉冲信号CP，按照第一信号Vc的周期持续时间T/2这个开关脉冲信号CP具有第一周期持续时间T/2。
时钟发生器器件还包括分频器器件TH，用于接收开关脉冲信号CP，并且用于产生具有第二周期持续时间T的对应的第二信号QN，第二周期持续时间T的长度是第一周期持续时间T/2的长度的两倍。在该例中，分频器器件TH是一个脉冲边缘控制的触发器，这个触发器在C输入端CI接收开关脉冲信号CP，并且在它的反相Q输出端QA传送第二信号QN，同时在反相Q输出端QA和D输入端DI之间提供反馈回路RK。
时钟发生器器件还包括时钟发生器CG，用于接收第二信号QN，并用于产生第一开关时钟Φ1、第二开关时钟Φ2、和具有第二周期持续时间T的周期信号CLK。在这种情况下，时钟发生器CG是一个RS触发器。时钟发生器CG用于信号整形，并且尤其是用于保证第一和第二开关时钟Φ1、Φ2不重叠和相互反相。
最后，时钟发生器器件包括启动逻辑发生器器件STUP，用于在启动电路时规定第一和第二开关时钟Φ1、Φ2，这就是说用于初始化。
基准发生器器件RG用于从第一和第二电源电位VDD、VSS产生第一和第二基准电位Vm和Vtr。
在这种情况下，时钟发生器器件处在第一开关时钟Φ1和周期信号CLK相互匹配的情况之下。
图2a)至2h)示意地表示图1所示的电路中各个节点上的信号波形图。图中所示的都是理想的情况，不计及寄生电容。
图2a)表示信号V1在电容C的连接点K1的定时关系。如果开关S2、S4、S6在初始时是闭合的并且开关S1、S3、S5在初始时是打开的，则信号V1经过开关S6处在第一基准电位Vm。
图2b)表示信号V2在电容C的连接点K2的定时关系。如果开关S2、S4、S6在初始时是闭合的并且开关S1、S3、S5在初始时是打开的，则信号V2降落到第二基准电位Vtr，这是因为电容C经开关S2、S4放电至电流吸收器STS内的缘故。
图2c)表示经过电容C的电压差V1-V2的定时关系。
如果信号V2达到第二基准电位Vtr，则信号Vc就被加到信号节点K3，并且因此经过开关S2加到比较器COMP的+输入端。而同时，来自于基准发生器RG的第二基准电位Vtr直接加到比较器COMP的一输入端。这就意味着，由比较器COMP在输出端AK产生的输出信号CP是正的转换沿，如图2e)所示。
这又促进了在分频器TH的输出端QA的信号QN在信号CP的上升沿时的状态改变，以及在第一和第二开关时钟Φ1和Φ2内、和在时钟发生器CG的对应的输出端的周期信号CLK内的对应的延迟的状态改变，如图2f)-2h)所示。
在这种情况下，延迟是这样的第一和第二开关时钟Φ1和Φ2相互不重叠，即所有的开关S1-S6在一个很短的时间内都是打开的。借助于时钟发生器CG中的RS触发器的固有性质，可以毫无困难地实现这种状况。在图2g和2h中借助于虚折线来表示这种情况，其中的虚折线曲折到达相应的CP脉冲。
现在改变开关S1-S6的位置，使开关S2、S4、S6打开，并且使开关S1、S3、S5闭合。
这样做的结果是信号V1跳到Vm+Vtr，这是因为第二基准电位Vtr在此之前是在信号节点K3上并且因为它的高阻抗环境不可能消失掉。与此同时，在信号节点K3上的信号Vc跳到Vm+Vtr，这导致在比较器COMP的输出端AK信号CP立即再次下降。
接下去，信号V1从值Vm+Vtr下降到第二基准电位Vtr，这是因为电容C经过开关S1、S3放电进电流吸收器STS内的缘故。在这种情况下，信号V2经过开关S5处在第一基准电位Vm。
如果信号V1达到第二基准电位Vtr，在比较器COMP的输出端AK触发信号CP中的新的开关脉冲。
这导致在信号CP的上升沿时在分频器TH的输出端QA的信号QN的一个新的状态改变，以及在第一和第二开关时钟Φ1和Φ2和在时钟发生器CG的对应的输出端的周期信号CLK的对应的延迟的状态改变，如图2f)-2h)所示。显然可以看出，分频器TH将周期持续时间加倍，从T/2变为T，这就是说，第一和第二开关时钟Φ1和Φ2以及周期信号CLK的周期持续时间都为T。
这个新的状态改变使开关S1-S6的位置发生了改变，开关S2、S4、S6再次闭合，开关S1、S3、S5再次打开。
开关时钟Φ1和Φ2的这些状态改变是循环连续的，如图2a)-2h)所示。
图3表示的是图1所示的电路中的振荡器频率fosc对于电源电位之间的电位差ΔV＝VDD-VSS的依赖关系。
显然可以看出，这个依赖关系是临界的，对于所考虑的0.6伏的电位差，刚好是2500赫兹。
虽然以上参照典型的优选实施例描述了本发明，但本发明不局限于此，而是可以用多种的方式改进本发明。
具体来说，以上提到的关于电压、频率、和元件容量的参数范围只是示例性的，可以根据需要改变。
此外，如果不是通过信号QN的适当分割使周期加倍，还可以在时钟发生器中设定第二周期持续时间，它是第一周期持续时间的任何期望的偶数倍。
此外，放电器件还可以是电阻器R或者是电流源，而不用具有恒定电流的电流吸收器。
标号表STS 电流吸收器器件，放电器件STUP启动逻辑发生器器件Cpar寄生电容S1-S6 开关器件K1、K2 电容C上的第一和第二连接点C 频率确定电容I 电流Φ1、Φ2第一和第二开关时钟CLK 周期信号，振荡器频率Vm 第一基准电位，中间电压Vtr 第二基准电位，幅度载波阈值K3 信号节点V1、V2 在K1、K2上的信号Vc K3上的信号COMP比较器+、-COMP的输入端AK COMP的输出端CP 在AK或CI上的信号TH 分频器，触发器CI TH的C输入端DI TH的D输入端QA TH的反相输出端RK 反馈回路QN 在QA上或在CG上的信号VDD、VSS第一、第二电源电位RG 基准发生器器件T 时间。
fosc振荡器频率
权利要求
1.一种用于产生周期信号(CLK)的电路，具有电容器器件(C)，它具有第一连接点(K1)和第二连接点(K2)；单个节点(K3)，它经第一开关器件(S1)连接到第一连接点(K1)并且经第二开关器件(S2)连接到第二连接点(K2)，并且携带具有第一周期持续时间(T/2)的第一信号(Vc)；充放电器件(STS)，充放电器件经第三开关器件(S3)连接到第一连接点(K1)，并且经第四开关器件(S4)连接到第二连接点(K2)；这里，第二连接点(K2)经第五开关器件(S5)连接到第一基准电位(Vm)，第一连接点(K1)经第六开关器件(S6)连接到第一基准电位(Vm)；和时钟发生器器件(COMP、STUP、TH、CG)，用于接收第一信号(Vc)，并且用于产生第一开关时钟(Φ1)、第二开关时钟(Φ2)、和周期信号(CLK)；其中第一和第二开关时钟(Φ1、Φ2)不重叠，并且相互反相；第一、第三、和第五开关器件(S1、S3、S5)由第一开关时钟(Φ1)驱动，第二、第四、和第六开关器件(S2、S4、S6)由第二开关时钟(Φ2)驱动；以及第一和第二开关时钟(Φ1、Φ2)和周期信号(CLK)具有第二周期持续时间(T)，第二周期持续时间是第一周期持续时间(T/2)的偶数倍。
2.根据权利要求1所述的电路，其特征在于时钟发生器器件(CO-MP、STUP、TH、CG)具有一个比较器器件(COMP)，比较器器件的一个输入端(+)连接到信号节点(K3)，比较器器件的另一个输入端(一)连接到第二基准电位(Vtr)，比较器器件的输出端(AK)输出一个具有第一周期持续时间(T/2)的开关脉冲信号(CP)。
3.根据权利要求2所述的电路，其特征在于时钟发生器器件(COMP、STUP、TH、CG)具有一个分频器器件(TH)，用于接收开关脉冲信号(CP)并且用于产生具有第二周期持续时间(T)的对应的第二信号(QN)，第二周期持续时间的长度(T)是第一周期持续时间的长度(T/2)的两倍。
4.根据权利要求3所述的电路，其特征在于时钟发生器器件(CO-MP、STUP、TH、CG)具有一个时钟发生器器件(CG)，用于接收第二信号(QN)并且用于产生第一开关时钟(Φ1)、第二开关时钟(Φ2)、和具有第二周期持续时间(T)的周期信号(CLK)。
5.根据权利要求4所述的电路，其特征在于时钟发生器(CG)是RS触发器。
6.根据权利要求3所述的电路，其特征在于分频器器件(TH)有一个脉冲边缘控制的触发器，它在C输入端(CI)接收开关脉冲信号(CP)，并且在它的反相Q输出端(QA)传送第二信号(QN)，同时在反相Q输出端(QA)和D输入端(DI)之间提供反馈回路(RK)。
7.根据前述的权利要求之一所述的电路，其特征在于时钟发生器器件(COMP、STUP、TH、CG)具有一个启动逻辑发生器器件(STUP)，用于当启动电路时规定第一和第二开关时钟(Φ1、Φ2)。
8.根据前述的权利要求之一所述的电路，其特征在于提供一个基准发生器器件(RG)，用于从第一和第二电源电位(VDD、VS-S)产生第一和第二基准电位(Vm、Vtr)。
9.根据前述的权利要求之一所述的电路，其特征在于时钟发生器器件(COMP、STUP、TH、CG)的形式应使第一开关时钟(Φ1)和周期信号(CLK)匹配。
10.根据前述的权利要求之一所述的电路，其特征在于放电器件是具有恒定电流(I)的电流吸收器器件(STS)。
全文摘要
本发明涉及一种用于产生周期信号(CLK)的电路，它具有一个电容器器件(C)，它具有第一终端(K1)和第二终端(K2)；单个节点(K3)，它经第一开关器件(S1)连接到第一终端(K1)并且经第二开关器件(S2)连接到第二终端(K2)，并且施加具有第一周期(T/2)的第一信号(Vc)；一个放电器件(STS)，经第三开关器件(S3)连接到第一终端(K1)，并且经第四开关器件(S4)连接到第二终端(K2)；从而第二终端(K2)经第五开关器件(S5)连接到第一基准电位(Vm)，第一终端(K1)经第六开关器件(S6)连接到第一基准电位(Vm)；和一个时钟发生器器件(COMP、STUP、TH、CG)，用于接收第一信号(Vc)，并且用于产生第一开关时钟脉冲(Φ1)、第二开关时钟脉冲(Φ2)、和周期信号(CLK)。第一和第二开关时钟脉冲(Φ1、Φ2)不重叠，并且相互反相。第一、第二、和第三开关器件(S1、S3、S5)由第一开关时钟脉冲(Φ1)控制，第二、第四、和第六开关器件(S2、S4、S6)由第二开关时钟脉冲(Φ2)控制。第一和第二开关时钟脉冲(Φ1、Φ2)和周期信号(CLK)具有第二周期(T)，第二周期是第一周期(T/2)的偶数倍。
文档编号H03K3/00GK1460327SQ01815899
公开日2003年12月3日 申请日期2001年8月24日 优先权日2000年9月19日
发明者卢卡斯·德雷尔, 维尔纳·赫林格 申请人:印芬龙科技股份有限公司