高精度静噪控制电路的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及电路设计领域，特别涉及一种高精度静噪控制电路。
【【背景技术】】
[0002]静噪控制器(Squelch)是通信接口电路中最常用的功能模块，它滤除信号线上低于设定的幅度值及设定的持续时间长度的背景噪声。当输入信号的幅度高于设定值(以下称为阈值)时，静噪控制器发出使能信号，开启接收电路相应的功能模块，来接收有效的通信信号。反之，当接收电路在接收工作时，如果输入信号的幅度低于设定阈值且持续超过设定的时间长度时，静噪控制器发出不使能信号，以关闭相应的功能模块，以屏蔽对信号线上的噪声响应。
[0003]低功耗、高反应速度和高阈值判定精确度是设计静噪控制电路时非常重要的设计指标。阈值判定的精度通常在几十毫伏的误差范围，反应时间通常在纳秒量级。以USB2.0高速接收模式为例，阈值的误差范围为50mv，静噪控制器的使能开启时间通常设定在1ns以下，才能保证第一位高速数字信号被准确接收。
[0004]在现有技术中，所述静噪控制器通常包括前置放大器、锁存比较器和脉冲滤波器。目前的前置放大器和锁存比较器都是相对独立的，在设计时会根据所述静噪控制器的性能指标来设置前置放大器和锁存比较器的相关参数以保证两者能够高效的协同工作。然而，电源电压、输入信号、偏置电流、工艺和/或工作温度的改变会引起前置放大器输出的共模电平与锁存比较器的翻转电平之间存在偏差，而该偏差会对静噪控制器性能的造成不利影响。
[0005]因此，有必要提供一种改进的技术方案来克服上述问题。
【
【发明内容】
】
[0006]本发明的目的在于提供一种高精度静噪控制电路，其可以降低电源电压、输入信号、偏置电流、工艺和/或工作温度的改变给静噪控制电路的性能带来的不利影响。
[0007]为了解决上述问题，根据本发明的一个方面，本发明提供一种静噪控制电路，其包括:前置放大器，用于分别放大输入信号和参考信号；锁存比较器，用于比较放大的输入信号和放大的参考信号；脉冲滤波器，在所述放大的输入信号大于所述放大的参考信号时，输出使能信号，在所述放大的输入信号小于所述放大的参考信号且持续超过预定的时长时，输出非使能信号。所述前置放大器包括第一前置放大单元、第二前置放大单元和自动修调单元，所述第一前置放大单元提供有第一偏置电流，并基于第一偏置电流放大所述输入信号，所述第二前置放大单元提供有第二偏置电流，并基于第二偏置电流放大所述参考信号，所述自动修调单元跟踪所述锁存比较器的翻转电平，并基于该翻转电平调整第一偏置电流和第二偏置电流。
[0008]进一步的，所述第一前置放大单元，包括晶体管PM5、PM1、PM2、PM7，电阻R1、R2，其中晶体管PM5的源极与第一电源电压相连，晶体管PM5的漏极与晶体管PMl的源极和晶体管PM2的源极相连，晶体管PM5的栅极与偏置电压相连；晶体管PM7的源极与第一电源电压相连，晶体管PM7的漏极与晶体管PM5的漏极相连，晶体管PM7和PM5提供第一偏置电流，晶体管PMl的漏极通过电阻Rl接地，所述输入信号包括第一输入差分信号和第二输入差分信号，晶体管PMl的栅极接收第一输入差分信号，晶体管PM2的漏极通过电阻R2接地，晶体管PM2的栅极接收第二输入差分信号，晶体管PMl的漏极和/或晶体管PM2的漏极输出放大的输入信号。所述第二前置放大单元，包括晶体管PM6、PM3、PM4、PM8，电阻R3、R4，其中晶体管PM6的源极与第一电源电压相连，晶体管PM6的漏极与晶体管PM3的源极和晶体管PM4的源极相连，晶体管PM6的栅极与偏置电压相连；晶体管PM8的源极与第一电源电压相连，晶体管PM8的漏极与晶体管PM6的漏极相连，晶体管PM6和PM8提供第一偏置电流，晶体管PM3的漏极通过电阻R3接地。所述参考信号包括第一参考差分信号和第二参考差分信号，晶体管PM3的栅极接收第一参考差分信号，晶体管PM4的漏极通过电阻R4接地，晶体管PM4的栅极接收第二参考差分信号，晶体管PM3的漏极和/或晶体管PM4的漏极输出放大的参考信号。所述自动修调单元，包括翻转电平检测电路、运算放大器、电阻R5和R6，所述翻转电平检测电路用于检测所述锁存比较器的翻转电平，并将该翻转电平提供给运算放大器的第一输入端，晶体管PM3的漏极通过电阻R5连接至运算放大器的第二输入端，晶体管PM4的漏极通过电阻R6连接至运算放大器的第二输入端，运算放大器的输出端连接至晶体管PM7和PM8的栅极，所述自动修调单元通过调整晶体管PM7和PM8的栅极电压来调整第一偏置电流和第二偏置电流，直到运算放大器的第一输入端的电压等于第二输入端的电压。
[0009]进一步的，所述锁存比较器包括一个或多个锁存比较单元，每个锁存比较单元包括晶体管？]?11、？]\112、？]\113、匪11、匪12、匪13、反相器INV1。晶体管PMll的源极与第二电源电压相连，其漏极与晶体管PM12的源极以及晶体管PM13的源极相连，其栅极与晶体管匪13的栅极相连。晶体管匪13的源极接地，其漏极与晶体管Wll的源极以及晶体管匪12的源极相连。晶体管PM12的漏极与晶体管匪11的漏极相连，其栅极与晶体管匪11的栅极相连，晶体管PM13的漏极与晶体管匪12的漏极相连，其栅极与晶体管匪12的栅极相连，晶体管PM12的漏极与晶体管PMll的栅极相连。晶体管PM13的漏极与反相器INVl的输入端相连，反相器INVl的输出端为该锁存比较单元的输出端。晶体管PM12的栅极作为锁存比较单元的第一输入端，该第一输入端连接至第二前置放大单元中的晶体管PM3的漏极或晶体管PM4的漏极。晶体管PM13的栅极作为锁存比较单元的第二输入端，该第二输入端连接至第一前置放大单元中的晶体管PMl的漏极或晶体管PM2的漏极。
[0010]进一步的，所述翻转电平检测电路包括晶体管PM21、PM22、匪21、匪22。晶体管PM21的源极连接第二电源电压，其栅极与晶体管匪21的栅极相连，其漏极与晶体管PM22的源极相连。晶体管PM22的漏极与晶体管匪22的漏极相连，晶体管PM22的栅极与晶体管匪22的栅极相连，晶体管匪22的源极连接至晶体管匪21的漏极，晶体管匪21的源极接地。晶体管PM22的栅极与晶体管PM22的漏极相连，晶体管PM22的漏极与晶体管PM21的栅极相连，晶体管PM22的栅极的电压就是检测到的所述锁存比较器的翻转电平。
[0011]进一步的，所述锁存比较器包括第一锁存比较单元、第二锁存比较单元和或门。第一锁存比较单元的第一输入端连接至第二前置放大单元中的晶体管PM4的漏极，第二锁存比较单元的第一输入端连接至第二前置放大单元中的晶体管PM4的漏极。第一锁存比较单元的第二输入端连接至第一前置放大单元中的晶体管PMl的漏极，第二锁存比较单元的第二输入端连接至第一前置放大单元中的晶体管PM2的漏极。第一锁存比较单元中的反相器INVl的输出端连接至或门的一个输入端，第二锁存比较单元中的反相器INVl的输出端连接至或门的另一个输入端。所述或门的输出端输出放大的输入信号和放大的参考信号的比较结果信号。
[0012]进一步的，每个锁存单元中的晶体管PMll的尺寸与所述自动修调单元中的晶体管PM21的尺寸之比，等于每个锁存单元中的晶体管PM12和PM13的尺寸之和与所述自动修调单元中的晶体管PM22的尺寸之比，也等于每个锁存单元中的晶体管匪13的尺寸与所述自动修调单元中的晶体管匪21的尺寸之比，还等于每个锁存单元中的晶体管匪11和匪12的尺寸之和与所述自动修调单元中的晶体管匪22的尺寸之比。
[0013]与现有技术相比，本发明中的前置放大器中设置了自动修调单元，该自动修调单元跟踪锁存比较器的翻转电平，并基于该翻转电平调整第一偏置电流和第二偏置电流，这样避免了电源电压、输入信号、偏置电流、工艺和/或工作温度的改变而引起的前置放大器输出的共模电平与锁存比较器的翻转电平的偏差对静噪控制器性能的影响。
【【附图说明】】
[0014]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0015]图1为本发明中的高精度静噪控制电路在一个实施例中的结构示意图；
[0016]图2为图1中的前置放大器在一个实施例中的电路图；
[0017]图3为图1中的锁存比较器中的锁存比较单元在一个实施例中的电路图；
[0018]图4为图1中的锁存比较器在一个实施例中的结构框图。
【【具体实施方式】】
[0019]为使本发明的