503的漏极输出的电流的一部分流出。由此，从P沟道M0SFET503的漏极向功率放大电路200输出的偏置电流Ibias降低。由于偏置电流Ibias降低，提供至NPN晶体管210、211的偏置电流IB1、Ib2降低，流过功率放大电路200的电流1。被限制。
[0057]由此，N沟道M0SFET410基于比较器312的比较结果，在检测电压Vsense高于基准电压Vkef的情况下，构成使向NPN晶体管210、211的偏置降低的偏置降低电路(第一偏置降低电路:电流电路)
[0058]以上，对本实施方式进行了说明。根据本实施方式，在功率放大电路200内，设置比主要的功率放大元件即NPN晶体管210尺寸小的NPN晶体管211，通过检测出流过该NPN晶体管211的电流1。2，能对流过功率放大电路200的电流I。进行限制。由此，能不依赖用于向功率放大电路200供电的结构，对流过功率放大电路200的电流I。进行限制。另外，由于利用流过比NPN晶体管210尺寸小的NPN晶体管211检测电流1。2来检测流过功率放大电路200的电流I。，因此能减小电流检测时的功率损耗。
[0059]另外，根据本实施方式，将与NPN晶体管210、211的尺寸比相对应的偏置电流IB1、Ib2提供至NPN晶体管210、211。由此，NPN晶体管210、211的电流密度可相等，能对流过功率放大电路200的电流I。高精度地进行控制。
[0060]另外，根据本实施方式，RF信号(RFin)经由具有与NPN晶体管210、211的尺寸比相对应的电容值的电容器213、214输入至NPN晶体管210、211。由此，NPN晶体管210、211的电流密度可相等，能对流过功率放大电路200的电流I。高精度地进行控制。
[0061]另外，根据本实施方式，用于检测流过功率放大电路200的电流的检测用电阻218，与用于生成基准电压Vkef的基准用电阻219形成在同一贴片上。由此，消除了检测用电阻218以及基准用电阻219的电阻值的偏差，能对流过功率放大电路200的电流I。高精度地进行控制。
[0062]图7是表示功率放大模块103的另一个示例即功率放大模块103B(第二实施方式)的图。另外，对与图2所示的功率放大模块103A相同的要素标注相同符号，并省略说明。
[0063]如图7所示，功率放大模块103B具备功率放大电路200A以及控制电路201A，以代替功率放大模块103A的功率放大电路200以及控制电路201。
[0064]除了不包含功率放大电路200中的电阻219这一点以外，功率放大电路200A和功率放大电路200相同。另外，功率放大电路200A的结构也可包含电阻219。
[0065]控制电路20IA具备偏置生成电路230A以及偏置控制电路231A，来代替控制电路201中的偏置生成电路230以及偏置控制电路231。
[0066]图8是表示偏置生成电路230A以及偏置控制电路23IA的结构的一个示例的图。另外，对与图3所示的偏置生成电路230相同的要素标注相同符号并省略说明。
[0067]偏置生成电路230A以对应于电阻302、303的增益对施加在运算放大器301的非反相输入端子上的输入电压Vin进行放大，生成偏置电压Vbias。恒流电路800 (第一恒流电路)为生成恒流Ikefi (第一恒流)的电路，与电阻801(第五电阻)串联连接。另外，其结构为:从恒流电路800和电阻801之间，由偏置控制电路23IA控制的调整电流1_流出。由此，若设电阻801的电阻值为R1，则施加在运算放大器301的非反相输入端子的输入电压Vin夕两足 Vra — (I ref「Iadj) XRi。
[0068]偏置控制电路231A包含基准电压生成电路810、控制电压生成电路811、钳位电路812、控制电流生成电路813、以及偏置降低电路814。
[0069]基准电压生成电路810生成偏置控制电路231A中使用的多个基准电压。
[0070]控制电压生成电路811生成对应于检测电压Vsense的控制电压V CTELo另外，钳位电路812将控制电压VotJI位在规定电平以下。
[0071]控制电流生成电路813生成与经钳位电路812钳位后的控制电压Vcm相对应的控制电流ICTRL。
[0072]偏置降低电路814(第二偏置降低电路)基于控制电流Icm降低偏置电压VBIAS。具体而言，偏置降低电路814生成对应于控制电流Icti^的调整电流I 偏置生成电路230A中，偏置电压Vbias根据调整电流I m的电流量而降低。
[0073]图9是表示偏置控制电路231A的结构的一个示例的图。参照图9对偏置控制电路23IA进行详细说明。
[0074]基准电压生成电路810包含运算放大器900以及电阻901?905。在运算放大器900的非反相输入端子上施加带隙基准电压VBe。另外，运算放大器900的反相输入端子与输出端子相连接。即，运算放大器900为电压跟随器，将带隙基准电压VBe输出至输出端子。运算放大器900的输出端子连接有串联连接的电阻901、902。从电阻901、902的连接点输出基准电压VKEF1。另外，运算放大器900的输出端子连接有串联连接的电阻903?905。从电阻903、904的连接点输出基准电压Vkef2，从电阻904、905的连接点输出基准电压VKEF3。
[0075]控制电压生成电路811包含运算放大器910?912、LPF913以及电阻914?919。
[0076]基准电压Vkefi施加在运算放大器910的非反相输入端子上。检测电压Vsense经由电阻914提供至运算放大器910的反相输入端子。另外，电阻915设置在运算放大器910的反相输入端子和输出端子之间。运算放大器910以及电阻914、915构成反相放大电路。由此，从运算放大器910的输出端子输出的电压％成为将检测电压V SENSE反相放大的电平。
[0077]在运算放大器911的非反相输入端子上施加带隙基准电压VBe。电压％经由电阻916提供至运算放大器911的反相输入端子。另外，电阻917设置在运算放大器911的反相输入端子和输出端子之间。运算放大器911以及电阻916、917构成反相放大电路。由此，从运算放大器911的输出端子输出的电压V2成为将电压V1反相放大的电平。S卩，从运算放大器911的输出端子输出的电压￥2成为将检测电压V SENSE放大的电平。
[0078]电压V2经由LPF913提供至运算放大器912的非反相输入端子，另外，运算放大器912的反相输入端子与输出端子相连接。即，运算放大器912成为电压跟随器。
[0079]电阻918、919构成分压电路，以电阻918、919的电阻比对从运算放大器912的输出端子输出的电压进行分压，输出分压后得到的电压V3。
[0080]钳位电路812包含运算放大器920以及N沟道MOSFET921。在运算放大器920的非反相输入端子上施加基准电压VKEF2。运算放大器920的反相输入端子连接至N沟道MOSFET921的漏极。运算放大器920的输出端子连接至N沟道MOSFET921的栅极。N沟道MOSFET921中，漏极连接至电压％的输出线，源极接地。通过像这样的结构，钳位电路812将电压％钳位在基准电压V KEF2以下。
[0081]控制电流生成电路813包含运算放大器930、P沟道MOSFET931、932以及电阻933。在运算放大器930的非反相输入端子上施加由钳位电路812钳位后的电压V3。运算放大器930的反相输入端子连接至电阻933的一端。电池电压Vbat施加在P沟道MOSFET931的源极。P沟道MOSFET931的漏极连接至电阻933的一端。电阻933的一端与运算放大器930的反相输入端子以及P沟道MOSFET931的漏极相连接，另一端接地。由此，与电压V3相对应的电流I1流过P沟道MOSFET931。另外，P沟道MOSFET932与P沟道MOSFET931电流镜像连接。由此，对应于电压V3的电流12 (控制电流)流过P沟道MOSFET932。
[0082]偏置降低电路814包含恒流电路940以及N沟道MOSFET941、942。
[0083]恒流电路940 (第二恒流电路)包含运算放大器950、P沟道MOSFET951、952、N沟道MOSFET953、954以及电阻955。在运算放大器950的非反相输入端子上施加基准电压Veef3O运算放大器950的反相输入端子连接至电阻955的一端。电池电压Vbat施加在P沟道M0SFET951的源极。P沟道M0SFET951的漏极连接至电阻955的一端。电阻955的一端与运算放大器950的反相输入端子以及P沟道M0SFET951的漏极相连接，另一端接地。由此，与基准电压Vkef3相对应的恒流流过P沟道M0SFET951。另外，P沟道M0SFET952与P沟道M0SFET951电流镜像连接。并且，N沟道M0SFET953连接二极管，与P沟道M0SFET952串联连接。由此，与基准电压Vkef3相对应的恒流流过N沟道M0SFET953。另外，N沟道M0SFET954与N沟道M0SFET953电流镜像连接。由此，与基准电压Vkef3相对应的恒流I 3 (第二恒流)流过N沟道M0SFET954。
[0084]N沟道M0SFET941连接二极管，与控制电流生成电路813的P沟道M0SFET932串联连接。并且，N沟道M0SFET941的漏极与恒流电路940的N沟道M0SFET954的漏极相连接。由此，在电流12大于恒流I 3的情况下，该差分电流(I2-13)流过N沟道M0SFET941。另外，N沟道M0SFET942与N沟道M0SFET941电流镜像连接。由此，在N沟道M0SFET941上流动与电流I2和恒流I 3的差分相对应的调整电流I m。
[0085]参照图1OA?图10C，对偏置控制电路23IA以及偏置生成电路230A的动作的一个示例进行说明。
[0086]图1OA是表示检测电压Vsense与电压V 1、V2、V3的关系的一个示例的图。图1OA中，横轴为检测电压VSENSE，纵轴为电压V1' V2、％的电压值。伴随着检测电压V 8_的上升，电压V1下降，电压V 2上升。另外，由于电压V 3为对电压V