应用特征化路径电路的动态调整电路及产生特征化路径电路的方法
【技术领域】
[0001]本发明涉及一种数字电路，特别是一种应用特征化路径电路的动态调整电路与产生特征化路径电路的方法。
【背景技术】
[0002]低电压集成电路具有消耗功率低的优点，然而在低电压集成电路中，时常遇到因为临界路径电路的传播延迟过长而导致整体集成电路的操作频率必须被降低的问题。然而，因为临界路径电路的传播延迟依据输入以及操作状态，并不是固定的。若是将整体集成电路的电源电压提高以降低其传播延迟，则可能降低能量的利用效率。因此，在低电压的电路环境下，提高能量的利用效率是一个待解决的问题。
【发明内容】
[0003]有鉴于上述问题，本发明提出一种集成电路，包含:第一电路，该第一电路具有第一特征与外部控制信号；以及特征控制单元用以控制该外部控制信号。该特征控制单元包含:第二电路，该第二电路具有第二特征，该第二特征实质上与该第一特征成比例；特征监测器，用以监测该第二电路的运作行为，并据以产生调整信号；以及特征调整器，用以依据该调整信号调整该外部控制信号。
[0004]本发明还提出一种用以产生特征化电路的方法，包含:提供第一电路；分析该第一电路的第一特征；以及产生第二电路，该第二电路具有第二特征，该第二特征实质上与该第一特征成比例。
[0005]本发明又提出一种电路控制方法，包含:提供第一电路，该第一电路具有第一特征；提供第二电路，该第二电路具有第二特征，该第二特征实质上与该第一特征成比例；于该第一电路的时钟信号的一工作周期内，监测该第二电路的运作行为；以及依据该运作行为调整该第一电路的外部控制信号。
【附图说明】
[0006]图1系依据本发明一实施例的动态调整电路的功能方块图。
[0007]图2A系依据本发明一实施例中的临界路径电路元件示意图。
[0008]图2B系依据本发明一实施例中对应于图2A的特征化路径电路元件示意图。
[0009]图3A系依据本发明一实施例中原始输出信号不发生延迟的状况下，多个信号的时序图。
[0010]图3B系依据本发明一实施例中原始输出信号发生延迟的状况下，多个信号的时序图。
[0011]图4A系依据本发明一实施例中的动态电压逻辑电路示意图。
[0012]图4B系依据本发明一实施例中的动态电压逻辑电路示意图。
[0013]图5A系依据本发明一实施例中特征控制单元的功能方块图。
[0014]图5B系依据本发明一实施例中特征控制单元的功能方块图。
[0015]图6A系依据本发明一实施例的产生特征化路径电路的方法流程图。
[0016]图6B系依据本发明一实施例中步骤S620的方法流程图。
[0017]图6C系依据本发明一实施例中步骤S621的方法流程图。
[0018]图6D系依据本发明一实施例中步骤S625的方法流程图。
[0019]图6E系依据本发明一实施例中步骤S629的方法流程图。
[0020]图7系依据本发明一实施例中的动态调整电路控制方法流程图。
[0021]【附图标记说明】
[0022]I集成电路
[0023]11临界路径电路
[0024]12特征控制单元
[0025]13特征化路径电路
[0026]15特征监测器
[0027]1511?1515 延迟单元
[0028]1531 ?1535 比较器
[0029]155逻辑运算单元
[0030]17特征调整器
[0031]18缓存器
[0032]19缓存器
[0033]tl、t2时间点
[0034]VDDL、VSL 低电源电压
[0035]VDDH、VSH 高电源电压
【具体实施方式】
[0036]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0037]本发明的一个或多个实施例中，提出一种动态调整电路。于此动态调整电路中，一个特征化路径电路被用来呈现一个临界路径电路是否符合电路的功能需求。
[0038]当特征化路径电路呈现出临界路径电路的第一特性不符合电路特性需求时，藉由提尚临界路径电路的电源电压(supply voltage, VDD)、提尚临界路径电路中的N型晶体管的基极电压(body bias voltage, VB)及/或降低临界路径电路中的P型晶体管的基极电压，来降低临界路径电路的路径传播延迟，或是提高临界路径电路的第一特性。藉此避免组合逻辑电路的原始输出信号发生延迟或使前述第一特性符合电路特性需求。同时本发明的多个实施例也提出一种产生前述特征化路径电路的方法。
[0039]请参照图1，其系依据本发明一实施例的动态调整电路的功能方块图。如图1所示，集成电路I包含用来达到特定功能的电路，其中包含有至少一个临界路径电路11 (第一电路)。并如图1下方所示，集成电路I包含一个特征控制单元12，其中包含有特征化路径电路13 (第二电路)、特征监测器15与特征调整器17。
[0040]特征调整器17的输出端耦接至临界路径电路11，其输入端耦接至特征监测器15。此外，多个电源电压VDDl?VDD3及/或多个基极参考电压VBRl?VBR3被耦接至特征调整器17。依据从特征监测器15所送来的调整信号，特征调整器17将其中一个电源电压及/或一个基极参考电压耦接至临界路径电路11。于此实施例中，前述提供给临界路径电路11的电源电压及/或基极参考电压可被视为临界路径电路11的外部控制信号，并且其系用以调整临界路径电路11的第一特征。虽然本发明揭示了一个临界路径电路11与一个特征化路径电路13的例子，然而并非限制本发明的范畴，凡是应用本发明中特征化路径电路13的概念的任何应用，都属与本发明欲保护的范围。
[0041]临界路径电路11与集成电路I中的其它非临界路径电路被设计来依据集成电路I的至少一个输入信号产生一个或多个输出信号。其中每个输入信号到相关的一个原始输出信号都有一个信号路径，此信号路径会包含多个逻辑闸元件。因此，集成电路I包含多个信号路径，而其中有至少一个信号路径的路径传播延迟(path propagat1n delay)大于一个延迟门坎值，这样的信号路径就是临界路径电路。
[0042]于本实施例中，每个临界路径电路11包含一个或多个逻辑闸元件，每个逻辑闸元件可以包含一个或多个第一类金属半导体氧化物场效晶体管(metal-oxidesemiconductor field effect transistor，MOSFET 或简称 MOS)。
[0043]于另一实施例中，操作功率大于或小于功率门坎值的一个信号路径可以被视为临界路径电路11。宄竟是以操作功率大于功率门坎值者为临界路径电路11，还是以操作功率小于功率门坎值者为临界路径电路11端视电路的需求而定，本发明并不加以限定。而于再一实施例中，噪声容限小于噪声容限门坎值的信号路径可以被视为临界路径电路11。
[0044]特征化路径电路13 (characterized critical path circuit, CCP circuit)与临界路径电路11具有至少一个相同或相似的特性，因此可被用以依据输入信号产生特征化输出信号，以呈现临界路径电路11的表现。于一个实施例中，特征化路径电路13具有与临界路径电路11相似的特性，但是具有较短的路径传播延迟，因此可以用特征化路径电路13来仿真或者预测临界路径电路11的运作是否能满足电路需求，也就是是否临界路径电路11传播延迟符合电路需求。
[0045]于另一个实施例中，特征化路径电路13由于具有临界路径电路11中的多种逻辑闸(逻辑栅)元件各一个以上，因此可以被用来判断临界路径电路11的抗噪能力或者说噪声容限(noise margin)是否足够。而整个系统对于临界路径的原始