一种电子束和多重图案光刻混合工艺版图图案分解方法

一种电子束和多重图案光刻混合工艺版图图案分解方法
【专利摘要】本发明属于集成电路半导体制造技术领域，涉及一种电子束和多重图案光刻混合工艺中版图图案分解方法，该方法将最小化电子束使用面积和缝合点数目的版图图案分解问题表示成删点K划分问题。所述方法包括步骤：根据输入版图文件和冲突距离B，构建冲突图G；然后随机产生删点K划分初始解，应用已有的删点两划分算法对当前最优解重复迭代优化，直到当前最优解若干次未发生更新；最后从中挑选最优的删点K划分结果作为输出。本发明迭代应用已有的删点两划分算法，并采用随机多起始点策略试图寻找全局最优解，达到电子束和多重图案混合刻蚀工艺中版图图案分解的目的。
【专利说明】
一种电子束和多重图案光刻混合工艺版图图案分解方法
技术领域
[0001] 本发明属集成电路半导体制造技术领域，涉及一种电子束和多重图案光刻混合工 艺版图图案分解方法，尤其是一种以电子束使用面积和缝合点数目作为优化目标的电子束 和多重图案混合刻蚀工艺版图图案分解方法。
【背景技术】
[0002] 随着集成电路特征尺寸进一步缩小，芯片复杂度不断提升，传统光刻工艺曝光解 析度已接近物理极限，难以生产日益复杂的版图图案。研究显示，下一代光刻技术如超紫外 线刻蚀（EUV)，电子束刻蚀（EBL)以及多重图案光刻（Multiple Patterning Lithography， MPL)等逐渐发展起来。在这些技术中，超紫外线刻蚀技术和电子束刻蚀技术尚无法量产； 在多重图案光刻工艺中，版图上的图案被分解到K个（K为MPL中掩膜版的个数）不同的 掩膜版上依次曝光；在22/20纳米工艺技术节点，双重图案光刻工艺（Double Patterning Lithography，DPL)(即K = 2)已得到广泛应用；但随着集成电路特征尺寸进一步缩小到 16/14纳米，版图图案更加密集，已很难将原始版图图案分解到两张掩膜版上且不产生图案 冲突，为此有研究中，引入三重图案光刻工艺（Triple Patterning Lithography，TPL)(即 K = 3)，甚至四重图案光刻工艺（Quadruple Patterning Lithography，QPL)(即 K = 4)。
[0003] 尽管多重图案光刻技术能够显著增强传统193nm光刻工艺，但即使通过将版图上 的图案切割成更小的块来插入缝合点（Sritch)，仍有许多无解冲突难以消除。为了消除多 重图案光刻中的无解冲突，进一步提升其曝光能力，近几年国际上已开始探索将多重图案 光刻和电子束刻蚀相结合的混合刻蚀工艺技术[1-4]。多重图案和电子束混合刻蚀工艺流 程主要包括两个过程：（1)高吞吐量但是低解析度的多重图案光刻刻蚀，用来生产芯片版 图上绝大部分的图形；（2)低吞吐量但是高解析度的电子束刻蚀，用来生产芯片版图上间 隙极端紧凑的图形。
[0004] 近年来的研究表明[2-4]，这种混合刻蚀技术具有广阔的前景。文献[2]公开了将 自校准双重图案（Self-Aligned Double Patterning，SADP)和电子束结合起来生产一维版 图的方法。文献[3]公开了自校准双重图案和互补电子束混合工艺版图图案分解方法。由 于在自校准双重图案工艺中，无法通过插入缝合点将版图上的图案切割成更小的块，为了 解决无解冲突，更多的电子束使用在所难免。文献[4]公开了一种电子束和三重图案混合 工艺版图图案分解方法，但是，该方法仅适用于基于标准单元库的电路版图，并且没有考虑 缝合点数目最小化。
[0005] 传统解决电子束和多重图案混合刻蚀工艺版图图案分解问题，采用的是直接两阶 段方法，又称为多重图案分解后处理方法，该方法主要包含两步：（1)首先对版图的冲突图 进行K着色；（2)然后在K着色后的冲突图上删除最少的点集来解决无解冲突，该点集所对 应的图案将会采用电子束刻蚀来生产。该方法的优势在于可重用已有经典的多重图案版图 分解方法；但是，由于多重图案缝合点数目和电子束使用的优化分别是在两个阶段内独立 地进行，因而并不能得到较优的求解质量。
[0006] 而对于电子束和双重图案光刻混合工艺版图图案分解方法，即K = 2的情况，可使 用基于primal-dual的方法[10]来同时优化双重图案缝合点数目和电子束使用面积，但 是，基于primal-dual的方法无法直接扩展到K > 2的情况，因此，如果想要解决K > 2的 情况，就需要重新设计方法。另外，一种能够解决K> 2的情况（例如，K = 3或4)的通用 方法具有较高的实用价值。
[0007] 本申请的发明人针对现有技术的不足，拟提供一种电子束和多重图案光刻混合工 艺版图图案分解方法，达到电子束和多重图案混合刻蚀工艺中版图图案分解的目的。
[0008] 与本发明相关的参考文献有：
[0009] [ 1 ] Y. Du? H. Zhang? M. D. ffong? and K. -Y. Chao? ^Hybrid lithography optimization with e-beam and immersion processes for 16nm ID gridded design，''in ASP-DAC，2012, pp.707-712.
[0010] [2] Y. Ding，C. Chu，and W. _K. Mak，"Throughput optimization for SADP and e-beam based manufacturing of ID layout，" in DAC，2014,pp. 1-6.
[0011] [3] J.-R. Gao，B. Yu，and D. Z. Pan，"Self-aligned double patterning layout decomposition with complementary e-beam lithography，"in ASP-DAC，2014， pp. 143-148.
[0012] [4]H. Tian，H. Zhang，Z. Xiao，and M. D. Wong，"Hybrid lithography for triple patterning decomposition and e-beam lithography，''in SPIE Advanced Lithography. International Society for Optics and Photonics?2014?pp.90520P-90520P.
[0013] [5]A. B. Kahng，C. _H. Park，X. Xu，and H. Yao，"Layout decomposition for double patterning lithography，''in IEEE/ACM International Conference on Computer-Aided Design(ICCAD). IEEE，2008, pp.465-472.
[0014] [6]ff. -S. Luk and H. Huang，"Fast and lossless graph division method for layout decomposition using SPQR-tree，" in ICCAD，2010,pp.112-115.
[0015] [7]G. Ausiello and et al? Complexity and Approximability Properries ： Combinatorial Optimization Problems and Their Approximability Properties. Springer，1999.
[0016] [8]F. Hadlock，"Finding a maximum cut of a planar graph in polynomial time，"SIAM Journal on Computing，vol. 4,no. 3,pp.221-225,1975.
[0017] [9]H.-A. Choi，K. Nakajima，and C. S. Rim，"Graph bipartization and via minimization，" SIAM Journal on Discrete Mathematics，vol. 2, no. 1，pp. 38-47,1989.
[0018] [10]M. X. Goemans and D. P. Williamson，"Primal-dual approximation algorithms for feedback problems in planar graphs，"Combinatorica，vol. 18,no. 1， pp.37-59,1998.
[0019] [11] Y. Zhang，W. _S. Luk，H. Zhou，C. Yan，and X. Zeng，"Layout decomposition with pairwise coloring for multiple patterning lithography，" in ICCAD，2013.

【发明内容】

[0020] 本申请的目的在于针对现有技术的不足，提供一种电子束和多重图案光刻混合工 艺版图图案分解方法，尤其是提出一种将多重图案缝合点数目和电子束使用面积同时进行 优化的电子束和多重图案混合刻蚀工艺版图图案分解方法。本方法利用已有的删点两划分 算法求解删点K划分问题，通过引入随机初始解，多次执行并从中选择最优解的方法，能在 一定程度上避免陷入局部最优。另外，本方法具有很强可扩展性，可用于三重图案、四重图 案直至含任意K个掩膜版的多重图案光刻和电子束混合工艺的版图图案分解问题。
[0021] 本发明方法中首先将版图上的多边形切割成矩形，根据给定的冲突距离对输入的 版图构建冲突图，版图上的一个矩形表示为冲突图上的一个顶点，若两个矩形间距小于冲 突距离，则这两个矩形在冲突图上的两个顶点间存在一条冲突边；若两个矩形相接触，则 这两个矩形在冲突图上的两个顶点间存在一条候选缝合点边；然后，将版图图案分解问题 建模成冲突图上删点K划分（Vertex Deletion K-Partition，VDKP)问题，其中K为多重 图案光刻中掩膜版的个数，由于这一问题属NP问题，求解最优解的时间复杂度极高，无法 满足实际应用的需要；本方法中，将最小化电子束使用面积和缝合点数目的版图图案分解 问题表示成删点K划分问题，具体采用一种反复迭代应用删点两划分（Vertex Deletion Bipartition，VDB)算法来求解删点K划分问题；本发明从多个初始值开始迭代，从而尽可 能避免陷入局部最优解，使得求解结果更接近全局最优解；利用本发明提出的方法，求解删 点K划分问题后，删除的点集代表版图上需要用电子束刻蚀来生产的图案，K个不同的划分 集合分别代表需要用多重图案光刻中K个不同的掩膜版来生产的图案，即版图图案分解结 果。
[0022] 具体的，本发明提出的将多重图案缝合点数目和电子束使用面积同时进行优化的 混合工艺版图图案分解方法，其特征在于，该方法包括（流程如图l.a所示）：
[0023] 输入参数：版图文件、冲突距离B、多重图案光刻掩膜版数目K、最大迭代次数 连续无更新次数m、电子束面积权重a和缝合边权重0 ;
[0024] 输出结果：版图图案的电子束和多重图案混合工艺分配方案；
[0025] 其包括下述步骤：
[0026] 步骤1 :根据输入版图文件和冲突距离B，构建冲突图G ;
[0027] 步骤2 :利用删点两划分算法对冲突图顶点进行删点K划分（每个划分代表一个 顶点集合）优化，即重复迭代应用删点两划分算法改进当前最优解，直到当前最优解若干 次未发生更新；
[0028] 步骤3 :反复调用步骤2达~次，并从中挑选最优的删点K划分结果作为输出，算 法结束。
[0029] 更具体的，本发明方法步骤1中，通过下述子步骤构建冲突图：
[0030] 步骤1. 1 :根据文献[5] [6]中的方法，将版图上的多边形切割成矩形；矩形可能会 被进一步切割成更小的块以解决冲突；每个矩形构成冲突图G中一个顶点；图2. b显示了 一个版图上的多边形被切割成矩形的具体例子；
[0031] 步骤1.2 :构建冲突图中的冲突边和候选缝合点边，即如果两个矩形来自于不同 的多边形并且它们的最小间距小于冲突距离B，则它们在冲突图中对应的顶点之间存在一 条冲突边；如果两个矩形来自于相同的多边形并且它们相互靠近，则它们在冲突图中对应 的顶点之间存在一条候选缝合点边；
[0032] 例如，图2. c显示了一个在切割后的矩形上构建冲突图的具体例子，其中：实线为 冲突边，虚线为候选缝合点边，在图2. c中，矩形21、22、23来自相同的多边形，21与22相靠 近，22与23相靠近，则在21与22之间，在22与23之间各存在一条候选缝合点边，矩形1 和矩形21来自不同的多边形，并且它们之间的最小间距小于冲突距离，因而它们之间存在 一条冲突边；
[0033] 步骤1. 3 :将图案分解问题建模成删点K划分问题；
[0034] 由于同一个多边形用两种不同的工艺技术来生产会导致较高的生产代价，引起生 产良率的降低，本发明假定同一个多边形只能用一种工艺技术（即电子束刻蚀或者多重图 案刻蚀）来生产，其中采用传统的可变形状矩形电子束（VSB) [3] [4]，不同于文献[3] [4]中 以VSB数目作为优化目标，本发明以VSB的总面积作为优化目标，这是因为在一个给定的电 子束电流和剂量情况下，电子束的刻写时间是由VSB的总面积决定，而电子束刻蚀的主要 难点在于吞吐量不足；
[0035] 对于给定的冲突图G= (V，ECU Es)，其中顶点集合V中的一个点v代表版图上的 一个矩形，E。代表候选冲突边集合，E s代表候选缝合点边集合；权重函数A :V - R，A v通常 表示顶点v所代表的矩形面积；求解V的一个子集F'e F，使得由V'中的顶点构成的子图 G' =(V'，E')是一个K分图（即可以被K着色的图），其中G'为仅含有顶点集合V' 及相应的边（去掉悬边）的子图，以及相应的K着色颜色分配结果c:V' - [1，2，...，K]; 另外，对于所有（u，v) G Es，若v G V\V'则u也必须在点集V\V'中，这是由于u，v属于 同一个多边形；优化目标为：电子束面积和多重图案缝合点数目加权成本最小化，也即：
[0036] min ⑴
[0037] 其中，a 和 0 是给定的权重常数，E' s= {(u，v) | (u，v) G Es，u G V'，v G V'， cu#cv)}，代表有效的候选缝合点边集合；通常情况下a >> 0，这是由于电子束工艺的 成本远大于双重图案光刻中引入的缝合边；
[0038] 上面已经将电子束和多重图案混合刻蚀工艺版图图案分解问题形式化为一种删 点K划分问题；一般情况下，该问题是一个NP问题[7];需要注意的是，单纯的多重图案光 刻工艺版图图案分解问题是一个删边K划分（Edge Deletion K-Partition，EDKP)问题；一 般而言，求解删点K划分问题比求解删边K划分问题更为困难，这是因为在平面图上删边两 划分问题（即在H)KP问题中K = 2的特殊情况）存在多项式复杂度的最优算法[8]，但是 对于删点两划分问题（即在VDKP问题中K = 2的特殊情况）而言，在最大顶点度不小于4 的平面图上，获得删点两划分问题最优解仍然是NP难问题[9];
[0039] 本发明方法步骤2中，通过下述子步骤对冲突图顶点进行删点K划分优化（流程 如图1. b所示）：
[0040] 步骤2. 1随机产生删点K划分初始解Pi (i = 1，2,…，K，K+1)，其中PK+1表示需 尤+1 要删除的点集，？:至P K代表K个划分，冲突图顶点集合K = U;=1 & ;计算目标函数，并将其 设为当前最优解；
[0041] 步骤2. 2初始化迭代次数变量I = 0,即I表示第几步迭代；
[0042] 步骤2. 3更新辅助变量i = 1+(I mod K)，j = l+(i mod K)，其中mod表示求模 运算；
[0043] 步骤2. 4对仍，P,，PK+1}的冲突子图进行删点两划分优化：生成仅含顶点集合 仍，P_,，PK+1}的冲突子图并利用已有的删点两划分算法[10]对冲突子图 求解删点两划分结果P' ^ P'，P' K+1;然后用产生的新解更新卩^戸^ 和匕+1;按式（1)计算结果的目标函数，如果目标函数值比当前最优解的目标函数值小，则 更新当前最优解；
[0044] 步骤2. 5如果连续m次没有更新当前最优解，则输出当前最优解，并转步骤3 ;否 则I = 1+1，并转至步骤2. 3。
[0045] 本发明中，采用文献[10]中的primal-dual方法作为删点两划分求解器；算法最 后输出冲突图上删除的点集和剩余顶点集合K划分（即K着色）结果，根据该结果得到版 图上对应图案的电子束和多重图案混合工艺层分配结果，即最终的版图图案分解结果。经 实验验证，本方法能够有效探索解空间，跳出局部最优，寻找全局最优解；以及实验结果验 证了本发明方法的有效性。
[0046] 与现有技术比较，本发明版图图案分解方法具有以下优点：
[0047] 1.本发明利用删点两划分算法求解删点K划分问题，易于程序实现；
[0048] 2.本发明在求解删点K划分方法中引入随机初始解，通过多次执行并从中选择最 优解的方法，能在一定程度上避免陷入局部最优；
[0049] 3.由于随机初始解之间相关性很小，因此容易实现高效率、大规模的并行计算；
[0050] 4.本发明方法具有很强的可扩展性，可用于三重图案、四重图案直至含任意K个 掩膜版的多重图案光刻和电子束混合工艺的版图图案分解问题。
【附图说明】
[0051 ] 图1. a为本发明方法流程图。
[0052] 图1. b为本发明利用删点两划分算法对冲突图顶点进行删点K划分优化流程图。
[0053] 图2. a为一个未切割的原始版图。
[0054] 图2. b为将多边形切割成矩形后的版图。
[0055] 图2. c为在切割为矩形后的版图上构建的冲突图。
[0056] 图3. a至图3. g为本发明实施算例1中依步骤进行图案分解的变化图。
【具体实施方式】
[0057] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面通过具体实施例和 附图进一步说明本发明。
[0058] 实施例1
[0059] 输入版图文件中的图案如图3. a所示，需要对其进行电子束和三重图案（即K = 3)混合工艺版图图案分解，其中1，2,3,4,5,6为多边形版图图案，设定最大迭代次数~ = 5,连续无更新次数m = 3,电子束面积权重a = 1〇〇,缝合边权重0 = 1 ;
[0060] 按照步骤1. 1，将图3. a中的多边形切割成若干矩形，如图3. b所示，其中，多边形 4被切割成矩形41和矩形42,再按照步骤1. 2所述方法构建冲突图，结果如图3. c所示，其 中每个矩形图案被表示成冲突图上一个对应的顶点，实线连线表示矩形之间存在冲突边， 虚线连线表示矩形之间存在候选缝合点边；
[0061] 步骤2. 1随机产生删点三划分初始解Pdi = 1，2, 3,4)，其中P4表示需要删除的点 集，？:至P 3代表三个划分；为清楚展示删点三划分情况，直接对每个矩形图案进行删点三划 分；图3. d所示为一个随机初始解，矩形1和矩形3在被删除的点集（即P4)中，矩形5在 第一个划分（即Pi)中，矩形6在第二个划分（即P 2)中，矩形2、矩形41和矩形42在第三 个划分（即P3)中，将其设为当前最优解；由于该解中含有一对冲突图图案，即矩形2和矩 形42冲突，因而在实际中可将其目标函数值设为无穷大（即该解是不可行解）；
[0062] 步骤2. 2对{Pp P2, PJ的冲突子图进行删点两划分优化：生成仅含顶点集 合{Pi，P2, P4}的冲突子并利用已有的删点两划分算法对冲突子图 求解删点两划分结果p' pP' jpp' 4，图3.e给出了对矩形5、6、1、3的 冲突子图执行删点两划分结果，新解中电子束总面积（即匕中矩形面积之和）已经降低；
[0063] 步骤2.3对{P2, P3, PJ的冲突子图进行删点两划分优化：生成仅含顶点集 合{P2, P3, P4}的冲突子图并利用已有的删点两划分算法对冲突子图 丨(F'，￡')求解删点两划分结果P' 2，P' 3和P 4，图3.f给出了对矩形3、2、41、42、 5的冲突子图执行删点两划分结果，新解中矩形2和矩形42冲突已经消除，由式（1)可得， 新解目标函数=100 X矩形5的面积；
[0064] 步骤2.4对{P3, Pp PJ的冲突子图进行删点两划分优化：生成仅含顶点集 合{P3, Pi，。PJ的冲突子图并利用已有的删点两划分算法对冲突子图 G(nP4l(FW)求解删点两划分结果P' 3, p' 1和P' 4，图3.g给出了对矩形1、6、2、3、5 的冲突子图执行删点两划分结果，由式（1)可得，新解目标函数=100X矩形5的面积，因 而新解目标函数值无变化；
[0065] 再执行步骤2. 2和步骤2. 3,对仍，P2, P4}，{P2, P3, P4}的矩形分别依次进行删点 三划分，解的目标函数值无变化，当前最优解连续3 (连续无更新次数m = 3)次未更新，因 此输出当前最优解；
[0066] 然后重复执行步骤2,进行余下次计算，每次计算的初始解都是随机产生，这 样能够有效探索解空间，避免陷入局部最优；从~个最好结果中选择目标函数值最小的解 Pji = 1，2,3,4)，作为最终结果输出，且该结果为理论最优解。
[0067] 由于本实施算例采用的规模很小，本方法能得到理论最优解，但当版图规模较大 时，此方法并不能保证一定能得到理论最优解。
[0068] 如上所述，本方法流程是重复利用删点两划分算法实现删点K划分的过程，采用 多次计算，每次计算的初始解都是随机产生；最终输出多次计算后的最优解。由本实施例可 以看到，本发明方法在冲突图上迭代应用已有删点两划分算法实现删点K划分实现了针对 电子束和三重图案混合工艺的版图图案分解方法，特别是采用了多次计算的策略，每次计 算的初始状态均为随机状态，因此，能够有效探索解空间，跳出局部最优，寻找全局最优解。
[0069] 实施例2
[0070] 本发明第二实施例用来表明本方法能够在合理运行时间内获得较高的求解质量。 本实施例中多重图案光刻掩膜版数目K = 3,即三重图案光刻。
[0071] 本实施例中采用两阶段方法作为比较基准，两阶段方法即先进行一次多重图案 版图分解，接着删除一个最小权重的点集来解决无法消除的冲突边；本实施例中采用文献
[11]中的方法作为第一阶段中多重图案版图图案分解求解器。
[0072] 本发明方法用C++程序设计语言实现，并在一台64位3. 00GHz中央处理器和4GB 内存的linux机器上运行；测试版图来自于ISCAS-85 & 89测试算例中的第一层金属层版 图；本实施例中测试版图的最小线宽和最小线间距分别为30nm和50nm;权重常数a，0分 别设为100和1 ;将冲突距离设为160nm。
[0073] 本实施例实验结果如表1所示：其中，A代表可变矩形电子束（VSB)总面积，#VSB 代表可变矩形电子束的总数目，#S代表双重图案缝合点总数目，time代表版图分解所消耗 的时间，NR表示随机初始解的数目，即最大迭代次数two-stage-num代表以VSB总数目 为优化目标的两阶段方法，two-stage-area代表以VSB总面积为优化目标的两阶段方法； 与two-stage-num方法相比，two-stage-area方法能够平均减少37%的电子束使用量，尽 管VSB的总数目略有所增加；与two-stage-area方法相比，平均来看，本发明方法能够将 电子束总面积降低38. 7% ;另外，对于较大规模版图，本发明方法能够将运行时间平均减少 78% ;实验结果验证了本发明方法的有效性。
[0074]
【主权项】
1. 一种电子束和多重图案混合光刻工艺版图图案分解方法，其特征在于，其包括如下 步骤： 输入参数：版图文件、冲突距离B、多重图案光刻掩膜版数目K、最大迭代次数IV、连续 无更新次数m、电子束面积权重α和缝合边权重β ; 输出结果：版图图案的电子束和多重图案混合工艺分配方案； 步骤1 :根据输入版图文件和冲突距离Β，构建冲突图G ; 步骤2 :利用删点两划分算法对冲突图顶点进行删点K划分优化，其中每个划分代表一 个顶点集合，即重复迭代应用删点两划分算法改进当前最优解，直到当前最优解若干次未 发生更新； 步骤3 :反复调用步骤2达次，并从中挑选最优的删点K划分结果作为输出，算法结 束。2. 如权利要求1所述的电子束和多重图案混合光刻工艺版图图案分解方法，其特征在 于，所述步骤1中通过下述子步骤构建冲突图： 步骤1. 1 :将版图上的多边形切割成矩形； 步骤1. 2 :构建冲突图中的冲突边和候选缝合点边； 步骤1. 3 :将图案分解问题建模成删点K划分问题。3. 如权利要求1所述的电子束和多重图案混合光刻工艺版图图案分解方法，其特征在 于，在所述步骤2中，对冲突图进行删点K划分的特征是： 对于给定的冲突图G= (V，EeU Es)，其中顶点集合V中的一个点V代表版图上的一个 矩形，E。代表候选冲突边集合，E s代表候选缝合点边集合；权重函数A :V - R，A v通常表示 顶点V所代表的矩形面积；求解V的一个子集，使得由V'中的顶点构成的子图G' =(V'，E')是一个K分图（即可以被K着色的图），其中G'为仅含有顶点集合V'及相 应的边（去掉悬边）的子图，以及相应的K着色颜色分配结果c:V' - [1，2，...，K];对于 Vev\t，则对于所有（u，v) eEs，u必须在点集V\t中，使得电子束面积和多重图案缝 合点数目加权成本最小化，也即：(1) 其中，α 和 β 是给定的权重常数，E' s= {(u，V) I (u，V) e Es，u e ν'，V e V'， cu# c v) }，代表有效的候选缝合点边集合。4. 如权利要求1所述的电子束和多重图案混合光刻工艺版图图案分解方法，其特征在 于，所述步骤2中，通过下述子步骤对冲突图顶点进行删点K划分优化： 步骤2. 1随机产生删点K划分初始解P1 (i = 1，2, ...，K，K+1)，其中Ρκ+1表示需要删 除的点集，？:至P κ代表K个划分，冲突图顶点集名；计算目标函数，并将其设为 当前最优解；步骤2. 2初始化迭代次数变量I = 0,即I表示第几步迭代； 步骤2. 3更新辅助变量i = 1+(Imod K)，j = 1+(i mod K)，其中mod表示求模运算； 步骤2. 4对（P1, P,，Ρκ+1}的冲突子图进行删点两划分优化：生成仅含顶点集合 (P1, Ρ,，Ρκ+1}的冲突子目；并利用已有的删点两划分算法对冲突子图求解删点两划分结果W y W κ+1;然后用产生的新解更新？^ P, 和匕+1;按式（1)计算结果的目标函数，如果目标函数值比当前最优解的目标函数值小，则 更新当前最优解； 步骤2. 5如果连续若干次没有更新当前最优解，则输出当前最优解，并转步骤3 ;否则I =1+1，并转至步骤2. 3。
【文档编号】G06F17/50GK105893645SQ201410802288
【公开日】2016年8月24日
【申请日】2014年12月19日
【发明人】曾璇, 陆伟成, 周海, 严昌浩, 杨运峰
【申请人】复旦大学