半导体器件的形成方法
【专利摘要】本发明提供一种半导体器件的形成方法，包括：在半导体衬底上形成功函数层后，在所述功函数层上形成缓冲层，之后向覆盖有所述缓冲层的功函数层掺杂离子。在向所述功函数掺杂离子的过程中，所述缓冲层可阻挡所述离子，以减小掺杂入所述功函数层内的离子的量，以调节所述功函数层的功函数；而且通过调整所述缓冲层的材料，以及厚度的方式可调节所述缓冲层阻挡的离子的量，从而调节掺杂入所述功函数层内的离子的量，以调节所述功函数层的功函数，进而调节后续形成的半导体器件的阈值电压。相比于现有技术，上述技术方案可简化功函数层的功函数的调整工艺，进而可简化制备具有不同阈值电压的半导体器件工艺。
【专利说明】
半导体器件的形成方法
技术领域
[0001] 本发明设及半导体制造领域技术，特别设及一种半导体器件的形成方法。
【背景技术】
[0002] 随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺 寸也不断减小。且随着半导体器件向高密度和小尺寸发展，金属氧化物半导体器件（Metal Oxide Semicon化ctor，MO巧成为集成电路中的主要驱动力，MOS晶体管的性能直接影响集 成电路整体性能，而在MOS结构的各项参数内，阔值电压（Vt)是MOS晶体管的重要控制参 数。
[0003] 此外，为了进一步提高集成电路整体忍能，提高集成电路混合信号应用灵活性，现 有集成电路中多数包含多个具有不同阔值电压的独立半导体器件，从而实现集成电路获得 多重阔值电压。
[0004] 在现有制备的具有不同阔值电压的多个半导体器件的制备过程中，往往通过对各 个半导体器件的栅氧化层、沟道区域、阱区域、源极W及漏极进行不同类型、能量W及剂量 的离子渗杂的方式，抑或是在各半导体器件内形成不同厚度的功函数层的方式W调整各个 半导体器件的阔值电压。
[0005] 然而随着半导体器件尺寸减小，离子注入的方式对于离子注入的能量、剂量等精 确度要求的要求越发严格，工艺难度较高，该种通过离子注入W改变半导体器件功函数的 方法可能会降低栅极电子迁移率，进而降低半导体器件性能；
[0006] 而对于在不同的半导体器件内形成不同厚度功函数层W调整半导体器件功函数 的方法中，参考图1，如在半导体衬底10上需要形成=个区域，低阔值区域I，标准阔值区域 II和高阔值区域III，首先需要在介质层20形成第一功函数层21，之后低阔值区域I上形 成第一掩模22,保留低阔值区域I上的第一功函数层21，去除其余区域的第一功函数层21 ; 接着参考图2,去除所述第一掩模22后，在剩余的第一功函数层21 W及标准阔值区域II和 高阔值区域III的半导体衬底10表面形成第二功函数层23,之后W第二掩模24覆盖剩余 的第一功函数层21 W及标准阔值区域II，W保留第二掩模24覆盖的第二功函数层23,去 除其余部分的第二功函数层；再参考图3,在高阔值区域III和第二功函数层23上形成第 =功函数层25。最终，形成的半导体器件中，低阔值区域I，标准阔值区域II和高阔值区域 III上方覆盖的功函数层厚度依次减小，通过增大功函数层厚度，W降低后续形成与各区域 上的半导体器件的阔值电压，从而使用过程中，后续形成与低阔值区域I，标准阔值区域II 和高阔值区域III内的半导体器件的阔值电压依次增大。但该工艺需要反复形成掩模层W 及不同的功函数层，并进行相应的去除工艺，工艺程序复杂。
[0007] 为此，如何进一步改进技术方案，从而简化具有不同阔值电压的半导体器件的制 备工序是本领域技术人员亟需解决的问题。
【发明内容】
[0008] 本发明解决的问题是提供一种半导体器件的形成方法，从而简化具有不同阔值电 压的半导体器件的制备工序。
[0009] 为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
[0010] 提供半导体衬底；
[0011] 在所述半导体衬底上形成功函数层；
[0012] 在所述功函数层上形成缓冲层；
[0013] 向覆盖有所述缓冲层的功函数层渗杂离子，在渗杂离子的过程中所述缓冲层用于 阻挡所述离子，W调节所述功函数层的功函数。
[0014] 可选地，所述半导体衬底包括第一区域和第二区域，所述第一区域用于形成第一 晶体管，所述第二区域用于形成第二晶体管，在所述第一区域和第二区域内分别形成有第 一栅极凹槽和第二栅极凹槽；
[0015] 形成功函数层的步骤包括：在所述第一栅极凹槽W及第二栅极凹槽的侧壁和底面 覆盖功函数层；
[0016] 在形成所述功函数层后，形成所述缓冲层前，所述形成方法还包括：在所述第一区 域上覆盖第一掩模，W所述第一掩模为掩模进行第一离子渗杂，向所述第二区域的功函数 层内渗杂第一离子，W增大所述第二区域内的功函数层的功函数；
[0017] 在所述功函数层上形成缓冲层的步骤包括：去除所述第一掩模，在所述第一栅极 凹槽内的功函数层和第二栅极凹槽内的功函数层上形成缓冲层；
[0018] 向覆盖有所述缓冲层的功函数层渗杂离子的步骤包括：进行第二离子渗杂，向在 所述第一栅极凹槽和第二栅极凹槽内的功函数层内渗杂第二离子，W增大所述第一区域和 第二区域内的功函数层的功函数，所述缓冲层用于阻挡所述第二离子，W调节所述功函数 层的功函数。
[0019] 可选地，所述半导体衬底还包括第=区域，所述第=区域用于形成第=晶体管；所 述第=区域内形成有第=栅极凹槽；
[0020] 所述功函数层还覆盖所述第=栅极凹槽的侧壁和底面；
[0021] 在所述第一区域覆盖第一掩模的步骤还包括：所述第一掩模还覆盖所述第=区 域；
[0022] 在形成所述缓冲层后，在进行第二离子渗杂前，所述形成方法还包括：
[0023] 在所述第=区域上形成第二掩模，W用于在第二离子渗杂过程中，阻挡所述第二 离子进入所述第=区域的功函数层内。
[0024] 可选地，所述第一掩模和第二掩模的材料为多晶娃或是DUO。
[00巧]可选地，所述第一离子和第二离子为棚离子、娃离子和氣离子中的一种或多种。 [00%] 可选地，所述第一离子渗杂的工艺和第二离子渗杂的工艺相同。
[0027] 可选地，所述第一离子渗杂和第二离子渗杂的方法为离子注入。
[0028] 可选地，所述离子注入的参数包括：离子注入的能量为0. 5~2. OKeV,剂量为 1. OX 1〇14~1. OX 10 "atom/cm2。
[0029] 可选地，所述离子注入工艺中采用的反应气体为娃源气体、氣源气体或是棚源气 体中的一种或多种。
[0030] 可选地，所述娃源气为SiH4。
[0031] 可选地，所述棚源气体为6&。
[0032] 可选地，所述反应气体流量为30~lOOOsccm，控制溫度为25~500°C，功率为 50 ~1000W，气压为 2 ~Smtorr。 阳033] 可选地，所述第一晶体管和第二晶体管均为NM0S。
[0034] 可选地，在完成所述第二离子渗杂后，所述形成方法还包括在所述第一栅极凹槽 和第二栅极凹槽内填充栅极材料，W分别形成第一晶体管和第二晶体管。
[0035] 可选地，所述缓冲层的材料为氮化铁、碳化粗、粗、氮化粗或侣粗化合物。
[0036] 可选地，所述缓冲层的厚度为5~1OOA。
[0037] 可选地，所述功函数层的材料为碳化粗、铁、侣或是铁侣化合物。
[0038] 与现有技术相比，本发明的技术方案具有W下优点：
[0039] 在半导体衬底上形成功函数层后，在所述功函数层上形成缓冲层，之后向覆盖有 所述缓冲层的功函数层渗杂离子。在向所述功函数层内渗杂离子的过程中，所述缓冲层可 阻挡所述离子，W减小渗杂入所述功函数层内的离子的量，W调节所述功函数层的功函数； 而且通过调整所述缓冲层的材料，W及厚度的方式可调节所述缓冲层阻挡的离子的量，从 而调节渗杂入所述功函数层内的离子的量，W调节所述功函数层的功函数，进而调节后续 形成的半导体器件的阔值电压。相比于现有技术，上述技术方案可简化功函数层功函数的 调整工艺，进而简化制备具有不同阔值电压的半导体器件的工艺。
[0040] 可选方案中，分别在半导体衬底内第一区域中的第一栅极凹槽和第二区域中的第 二栅极凹槽的底部和侧壁形成功函数层后，在所述第一区域上覆盖第一掩模，之后W第一 掩模为掩模向第二栅极凹槽的功函数层内注入第一离子，W增大第二栅极凹槽内的功函数 层的功函数；之后去除所述第一掩模后，在第一区域和第二区域上形成缓冲层，并向所述第 一区域和第二区域内的功函数层内注入第二离子，所述缓冲层可阻挡部分的第二离子进入 所述功函数层内，从而调节进入所述功函数层内的第二离子的量，W进一步调节所述第一 栅极凹槽和第二栅极凹槽内的功函数层的功函数。上述技术方案中，W所述缓冲层阻挡进 入功函数层内的离子，从而调节不同区域的功函数层的功函数，进而调节后续形成于不同 区域内的半导体器件的阔值电压。相比于现有通过调节注入离子的能量、剂量，W及调节 不同区域的功函数层的厚度，W调节后续形成于不同区域内的半导体器件的阔值电压的方 法，本发明可高效而便捷地完成半导体衬底内的不同区域的功函数层的功函数调节，从而 简化在不同区域内形成具有不同阔值电压的半导体器件的工艺。
【附图说明】
[0041] 图1~3为现有的调节半导体衬底不同区域的功函数的方法的结构示意图；
[0042] 图4至图10为本发明一实施例半导体器件的形成方法中，不同步骤的半导体器件 的结构示意图。
【具体实施方式】
[0043] 由【背景技术】可知，在现有的形有具有不同阔值电压的半导体器件的技术方案中， 往往通过调节注入半导体器件内的离子的量，W调整各个半导体器件的阔值电压；或是通 过调整不同的半导体器件内的功函数层厚度，W调整后续形成的各半导体器件的阔值电 压。
[0044] 但随着半导体器件的发展，半导体器件的尺寸不断减小，对于调整半导体器件内 的离子量的精确性越发严格，工艺难度高；而通过改变不同半导体器件的功函数层厚度的 方法工序复杂，难度大。
[0045] 为此，本发明提供了一种半导体器件的形成方法，在从而简化具有不同阔值电压 的半导体器件的制备工序。
[0046] 所述半导体器件的形成方法包括：提供半导体衬底；在所述半导体衬底上形成功 函数层后，在所述功函数层上形成缓冲层；并向覆盖有所述缓冲层的功函数层渗杂离子， 在渗杂离子的过程中所述缓冲层用于阻挡离子进入功函数层，W调节所述功函数层的功函 数，进而调节后续形成的半导体器件的功函数。
[0047] 上述技术方案中，可W在离子渗杂工艺和功函数层厚度一定条件下（即，在不调 整离子渗杂工艺，W及功函数层厚度的条件下），在所述功函数层上形成缓冲层，并通过调 节所述缓冲层的厚度W及材料等方式，W调节缓冲层阻挡的离子的量，进而调节进入覆盖 有所述缓冲层的功函数层中渗杂离子的量，达到调节功函数层的功函数的目的。相比于现 有的仅通过调节功函数层的厚度，或是通过调节离子渗杂工艺条件W调整功函数层的功函 数的方式，本发明可有效简化功函数层的功函数调整工艺，进而简化制备具有不同阔值电 压的半导体器件工艺。
[0048] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0049] 图4至图10为本发明一实施例提供的半导体器件的形成过程中，各步骤中的半导 体器件的结构示意图。
[0050] 先参考图4,本实施例半导体器件的形成方法，包括：
[0051] 提供半导体衬底100。
[0052] 本实施例中，所述半导体衬底100为娃衬底。
[0053] 所述半导体衬底100材料可W为单晶娃、多晶娃、非晶娃或绝缘体上的娃中的一 种，而且，除本实施例外的其他实施例中，所述半导体衬底100也可W为错半导体衬底W及 错娃半导体衬底等其他材材料的半导体衬底，本发明对所述半导体衬底100的材料W及结 构不做限定。
[0054] 本实施例中，所述半导体衬底100包括第一区域I，第二区域II和第=区域II，所 述第=区域III为用于形成低阔值器件的低阔值区域、第一区域I为用于形成标准阔值器 件的标准阔值区域、第二区域II为用于形成高阔值器件的高阔值区域。 阳化5] 可选地，在所述半导体衬底100内形成有浅沟槽隔离结构（STI)(图中未标号）等 隔离结构，W隔离第一区域I、第二区域II和第=区域III，防止不同半导体器件之间电学 连接。
[0056] 继续参考图4,在所述半导体衬底100上形成介质层110,后续在所述介质层110 上形成功函数层。
[0057] 本实施例中，在介质层110内，位于所述第一区域I、第二区域II和第S区域III 分别形成有第一栅极凹槽111、第二栅极凹槽112和第=栅极凹槽113,后续所述第=栅极 凹槽113用于形成低阔值器件对应的第一晶体管，所述第一栅极凹槽111用于形成标准阔 值器件对应的第二晶体管，所述第二栅极凹槽112用于形成高阔值器件的第二晶体管。
[0058] 可选地，所述第一晶体管、第二晶体管和第=晶体管均为NM0S。
[0059] 本实施例中，在第一栅极凹槽111、第二栅极凹槽112和第=栅极凹槽113侧壁上 还均形成有侧墙120。各个栅极凹槽和侧墙120的形成工艺为本领域成熟工艺，在此不再寶 述。
[0060] 结合参考图5,本实施例中，在所述半导体衬底100上形成所述介质层110后，形成 功函数层之前，先在所述介质层110上依次形成高K介质层131、栅氧化层132和扩散阻挡 层 133。
[0061] 所述高K介质层131、栅介质层132和扩散阻挡层133依次覆盖在所述介质层110 内的第一栅极凹槽111、第二栅极凹槽112和第=栅极凹槽113侧壁和底部，W及所述介质 层110的表面。
[0062] 所述高 K 介质层 131 的材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、册LaO、HfSiO、 HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、度a, Sr)Ti〇3、AI2O3或 Si 3N4;形成方法包括物理气相 沉积、化学气相沉积或是原子层沉积。 阳06引可选地，所述高K介质层131的厚度为10~30A。
[0064]所述栅介质层 132 的材料包括 La2〇3、AL2O3、6曰2〇3、In2〇3、M0O、Pt、Ru、hCNCK Ir、 化C、MoN、WN或TixNi X I)，形成方法包括物理气相沉积、化学气相沉积或是原子层沉积。 W65] 可选地，所述栅介质层132的厚度为5~20A。
[0066] 所述扩散阻挡层133的材料包括TaN、化或TaAl,形成方法包括物理气相沉积、化 学气相沉积或是原子层沉积。
[0067] 可选地，所述扩散阻挡层133的厚度为5~20A,
[0068] 本实施例中，所述高K介质层131和栅介质层132可有效提高后续填充于各栅极 凹槽内的栅极材料与半导体衬底之间的电隔离效果，所述扩散阻挡层133可有效抑制后续 填充于各栅极凹槽内的栅极材料向介质层内扩散，从而提高后续形成的各栅极的性能。 W例本发明中对所述高K介质层131、栅介质层132和扩散阻挡层133的材料、形成方 法W及厚度等结构不做限定；此外，本实施例外的其他实施例中，可W不形成所述高K介质 层131、栅介质层132和扩散阻挡层133,或是选择性地形成所述高K介质层131、栅介质层 132和扩散阻挡层133中的一层或多层。上述高K介质层131、栅介质层132和扩散阻挡层 133并不影响本发明的目的实现。
[0070] 继续参考图5,在所述扩散阻挡层133上形成功函数层140,所述功函数层140覆 盖第一栅极凹槽111、第二栅极凹槽112和第=栅极凹槽113的侧壁和底面，所述功函数层 140用于调成后续形成于各个区域中的各半导体器件的阔值电压。
[0071] 本实施例中，后续形成的各晶体管为NM0S，所述功函数层140的材料为碳化粗 灯aC)、铁灯i)、侣（Al)或是铁侣化合物灯ixAli X) (X《1)。
[0072] 可选地，本实施例中，所述功函数层140的厚度为1:0~80 A。
[0073] 接着结合参考图6,在所述第一区域I和第=区域III上形成第一掩模160,之后， 并W所述第一掩模160为掩模，进行第一离子渗杂，向所述第二区域II的功函数层140内 渗杂第一离子，从而增加所述第二区域II的功函数层140的功函数，形成渗杂有第一离子 的功函数层141。 W74] 本实施例中，所述第一掩模160的材料为深紫外线吸收氧化层值UV Li曲t Absorbing Oxide, DUO)。
[0075] 除本实施例外的其他实施例中，所述第一掩模160还可W是无定形多晶娃 (amo;rphous poly)或无定形碳（amo;rphous carbon)。在后续DU0,无定形多晶娃W及无定 形碳较为容易去除过程中，不易在所述第一栅极凹槽111，第二栅极凹槽112和第=栅极凹 槽113内形成残留。从而提高后续形成的各半导体器件的性能。
[0076] 所述第一掩模160的形成工艺包括：先在所述半导体衬底100上形成第一掩模材 料层，之后在所述第一掩模材料层上形成光刻胶层，并经曝光显影工艺后，在所述第一掩模 材料层上形成光刻胶掩模161，之后再W所述光刻胶掩模161刻蚀所述第一掩模材料层，形 成所述第一掩模160。
[0077] 可选地，所述第一掩模材料层的厚度大于所述第一栅极凹槽111、第二栅极凹槽 112和第=栅极凹槽113的深度，从而避免刻蚀所述第二栅极凹槽112内的第一掩模材料层 过程中，光刻胶掩模161被消耗后，造成位于第一区域I和第=区域III上的第一掩模材料 层受到过多消耗，后续无法很好地起阻挡第一离子进入所述第一区域I和第=区域III内 的功函数层中的作用。
[0078] 本实施例中，所述第一离子包括棚度）离子、娃离子（Si)和氣（巧离子中的一种 或多种，用W提高渗杂有第一离子的功函数层141的功函数。
[0079] 可选地，所述第一离子渗杂的方法为等离子体渗杂。
[0080] 等离子体离子注入的参数包括：等离子体注入的能量为0. 5~2. OKeV,剂量为 1. 0 X 1〇14~1. 0 X 10 "atom/cm2。
[0081] 所述第一离子渗杂的工艺具体包括：向等离子体发生装置内通入反应气体，W形 成等离子体；之后将所述等离子体注入未覆盖有第一掩模160的功函数层中。
[0082] 所述反应气体为娃源气体、氣源气体或是棚源气体中的一种或多种。
[0083] 可选地，所述娃源气体为SiH4,所述棚源气体为BH2。
[0084] 所述等离子体渗杂的参数具体包括：控制反应气体流量为30~lOOOsccm，控制溫 度为25~500°C，功率为50~1000W，气压为2~5mtorr。
[00化]在第一离子渗杂工艺中，等离子体渗杂工艺的气体流量、功率和气压，W及离子渗 杂采用的能量和剂量根据所述功函数层所需提升的功函数数值确定，本发明对上述第一离 子渗杂工艺的工艺不做限定。
[0086] 接着参考图7,在所述第二区域II上形成渗杂有第一离子的功函数层141后，去除 所述第一掩模160 ;并在所述半导体衬底100上形成缓冲层150,所述缓冲层150覆盖在所 述功函数层140 (包括已渗杂第一离子的功函数层141和未渗杂第一离子的功函数层）上。
[0087] 本实施例中，第一掩模160的材料为DU0,可采用W氨氧化烷基锭等试剂为湿法刻 蚀剂的湿法刻蚀工艺高效地去除所述第一掩模160,同时减小半导体器件其余部分损伤。去 除DUO的工艺为本领域成熟技术，在此不再寶述。 阳0蝴本实施例中，所述缓冲层150的材料氮化铁灯iA X，X《1)、碳化粗灯aC)、粗 灯曰)、氮化粗灯曰脚或侣粗化合物灯aAl)。
[0089] 所述缓冲层150的形成方法包括化学气相沉积和物理气相沉积。
[0090] 后续向继续向所述功函数层140内渗杂第二离子，W进一步调整所述功函数层的 功函数时，所述缓冲层150可阻挡第二离子进入所述功函数层，用W调整进入所述功函数 层内的第二离子的量，进而调整渗杂有第二离子的功函数层的功函数。
[0091] 通过调节所述缓冲层150厚度，可有效调整进入所述功函数层内的第二离子的 量，进而调整所述功函数层的功函数。但若所述缓冲层150厚度过大，致使渗杂入所述功函 数层内的第二离子量过小；若缓冲层150厚度过小，致使渗杂入所述功函数层内的第二离 子量过大。
[0092] 本实施例中，所述缓冲层150的厚度为5~IOOA。
[0093] 所述缓冲层150的材料和厚度均根据需要进行调整，本发明对所述缓冲层的材料 W及厚度不做具体限定。
[0094] 之后参考图8,在所述半导体衬底100的第S区域III上形成第二掩模162。
[00巧]本实施例中，所述第二掩模162的材料包括无定形多晶娃、无定形碳或DUO。形成 方法包括：先在所述半导体衬底100上形成第二掩模材料层，之后在所述第二掩模材料层 上形成光刻胶掩模163,并W所述光刻胶掩模163为掩模刻蚀所述第二掩模材料层，形成所 述第二掩模162。
[0096] 可选地，所述第二掩模材料层的厚度大于或等于所述第一栅极凹槽111、第二栅极 凹槽112和第=栅极凹槽113的深度，从而避免刻蚀所述第一区域I的栅极凹槽和第二区 域II上的栅极凹槽内的第二掩模材料层过程中，所述光刻胶掩模163被消耗后，造成位于 第=区域III上的第二掩模材料层受到过多消耗，后续无法很好地起阻挡离子进入所述第 S区域III上的功函数层中的作用。
[0097] 所述第二掩模162的形成方法与所述第一掩模160的形成方法相似，在此不再寶 述。
[0098] 继续参考图8, W所述第二掩模162为掩模，进行第二离子渗杂，向所述第一区域I 和第二区域II内的功函数层140 (包括已渗杂有第一离子的功函数层141)渗杂第二离子， 进一步提高第一区域I和第二区域II内的功函数层的功函数，从而提高后续形成的第一晶 体管和第二晶体管的阔值电压。所述第二掩模162用W阻止第二离子渗杂过程中，所述第 二离子进入所述第=区域III的所述功函数层内。
[0099] 本实施例中，所述第二离子包括棚度）离子、娃离子（Si)和氣（巧离子中的一种 或多种。 阳100] 本实施例中，所述第二离子渗杂的方法为等离子体渗杂。 阳101] 可选地，采用等离子体渗杂工艺进行所述第二离子渗杂的工艺的具体条件包括： 调节等离子体注入的能量为0. 5~2. OKeV,剂量为1. 0 X 1〇14~1. 0 X 10 "atom/cm2。 阳102] 可选地，采用等离子渗杂的工艺具体包括：向等离子体发生装置内通入反应气体， W形成等离子体；之后将所述等离子体注入未覆盖有第二掩模162的缓冲层150和功函数 层中。 阳103] 所述反应气体为娃源气体、氣源气体或是棚源气体中的一种或多种。 阳104] 可选地，所述娃源气体为SiH4,所述棚源气体为BH2。 阳1化]所述等离子体渗杂的参数具体包括：控制反应气体流量为30~lOOOsccm，控制溫 度为25~500°C，功率为50~lOOOW，气压为2~5mtorr。 阳106] 在所述第二离子渗杂的过程中，所述缓冲层150阻挡部分第二离子，而部分离子 穿过所述缓冲层150进入所述功函数层140内，W提高所述功函数层140的功函数数值。 阳107] 增加所述缓冲层厚度，可降低进入所述功函数层内的离子量，从而降低后续形成 的半导体器件的阔值电压。本实施例中，每增加 IO A的缓冲层150,可阻挡足量的离子，进 而可降低半导体器件50~60mV的阔值电压。
[0108] 在完成所述第二离子渗杂后，在之前已渗杂有第一离子的功函数层141内又渗杂 了第二离子，进一步提高了所述第二区域II上的功函数层的功函数，形成渗杂有第一离子 和第二离子的功函数层142;在所述第一区域I上的功函数层内渗杂了第二离子，形成了渗 杂有第二离子的功函数层143,提高了第一区域I上的功函数层143的功函数数值。
[0109] 经上述第一离子渗杂工艺和第二离子渗杂工艺后，使所述第二区域II上的功函 数层的功函数大于所述第一区域I上的功函数层的功函数；所述第一区域I上的功函数层 的功函数大于所述第=区域III上的功函数层的功函数，进而使得后续形成于所述第=区 域III、第一区域I和第二区域II上的半导体器件的阔值电压依次增大，即可获得=个具有 不同阔值电压的半导体器件。
[0110] 本实施例中，所述第一离子渗杂和第二离子渗杂相同，即所述第一离子和第二离 子的相同，且所述第一离子渗杂的条件和第二离子渗杂的条件相同。通过所述缓冲层150 调节进入所述功函数层内的第二离子的量，从而调节位于第一区域I的功函数层和位于第 二区域II的功函数层的功函数。相比于现有工艺，通过调节半导体衬底中不同区域内渗杂 离子条件，或是调节半导体衬底100不同区域上的功函数层的厚度，W调节半导体衬底100 不同区域的半导体器件的阔值电压，本发明提供的技术方案可有效简化在半导体衬底的不 同区域形成具有不同阔值电压的半导体器件的工序，提高效率。 阳111] 在除本实施例外的其他实施例中，所述第一离子渗杂和第二离子渗杂的也可不 同，通过所述第一离子渗杂和第二渗杂差异，W及缓冲层的对于第二离子的阻挡的共同作 用，W调节不同区域内的功函数层的功函数。
[0112] 完成所述第一区域I和第二区域II的功函数层内功函数调整后，参考图9,在所述 半导体衬底100上形成栅极材料170,所述栅极材料170填充满所述第一栅极凹槽、第二栅 极凹槽和第=栅极凹槽。
[0113] 所述栅极材料170包括W、A1、Co-Al或化等各类本领域用于形成金属栅极的材 料。本发明对所述栅极材料170不做限定。
[0114] 再结合参考图10,采用化学机械研磨等平坦化工艺，去除所述介质层110上的栅 极材料，使得所述第一栅极凹槽、第二栅极凹槽和第=栅极凹槽内的栅极材料表面与所述 介质层110表面齐平，从而形成第一晶体管181、第二晶体管182和第=晶体管183。
[0115] 因为所述第一晶体管181、第二晶体管182和第=晶体管183的功函数层的功函数 不同，具体地，第二晶体管182、所述第一晶体管181和第=晶体管183内的功函数层的功函 数依次减小，所述第二晶体管182、所述第一晶体管181和第=晶体管183的阔值电压依次 减小。通过本发明可高效地形成具有不同阔值电压的晶体管，并有效简化工艺难度。
[0116] 值得注意的是，本发明包括具有=个不同阔值电压的栅极的半导体器件为实施 例，但除本实施例外的其他实施例中，本发明可用于制备单个晶体管，两个晶体管、或是大 于=个晶体管的半导体器件，并实现调整各个晶体管的阔值电压的目的。
[0117] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体器件的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上形成功函数层； 在所述功函数层上形成缓冲层； 向覆盖有所述缓冲层的功函数层掺杂离子，在掺杂离子的过程中所述缓冲层用于阻挡 所述离子，以调节所述功函数层的功函数。2. 如权利要求1所述半导体器件的形成方法，其特征在于， 所述半导体衬底包括第一区域和第二区域，所述第一区域用于形成第一晶体管，所述 第二区域用于形成第二晶体管，在所述第一区域和第二区域内分别形成有第一栅极凹槽和 第二栅极凹槽； 形成功函数层的步骤包括：在所述第一栅极凹槽以及第二栅极凹槽的侧壁和底面覆盖 功函数层； 在形成所述功函数层后，形成所述缓冲层前，所述形成方法还包括：在所述第一区域上 覆盖第一掩模，以所述第一掩模为掩模进行第一离子掺杂，向所述第二区域的功函数层内 掺杂第一离子，以增大所述第二区域内的功函数层的功函数； 在所述功函数层上形成缓冲层的步骤包括：去除所述第一掩模，在所述第一栅极凹槽 内的功函数层和第二栅极凹槽内的功函数层上形成缓冲层； 向覆盖有所述缓冲层的功函数层掺杂离子的步骤包括：进行第二离子掺杂，向在所述 第一栅极凹槽和第二栅极凹槽内的功函数层内掺杂第二离子，以增大所述第一区域和第二 区域内的功函数层的功函数，所述缓冲层用于阻挡所述第二离子，以调节所述功函数层的 功函数。3. 如权利要求2所述半导体器件的形成方法，其特征在于， 所述半导体衬底还包括第三区域，所述第三区域用于形成第三晶体管；所述第三区域 内形成有第三栅极凹槽； 所述功函数层还覆盖所述第三栅极凹槽的侧壁和底面； 在所述第一区域覆盖第一掩模的步骤还包括：所述第一掩模还覆盖所述第三区域； 在形成所述缓冲层后，在进行第二离子掺杂前，所述形成方法还包括： 在所述第三区域上形成第二掩模，以用于在第二离子掺杂过程中，阻挡所述第二离子 进入所述第三区域的功函数层内。4. 如权利要求3所述半导体器件的形成方法，其特征在于，所述第一掩模和第二掩模 的材料为多晶硅或是DUO。5. 如权利要求2所述半导体器件的形成方法，其特征在于，所述第一离子和第二离子 为硼离子、硅离子和氟离子中的一种或多种。6. 如权利要求2所述半导体器件的形成方法，其特征在于，所述第一离子掺杂的工艺 和第二离子掺杂的工艺相同。7. 如权利要求2所述半导体器件的形成方法，其特征在于，所述第一离子掺杂和第二 离子掺杂的方法为离子注入。8. 如权利要求7所述半导体器件的形成方法，其特征在于，所述离子注入的参数包括： 离子注入的能量为〇· 5~2. OKeV，剂量为1. 0 X 1014~1. 0 X 10 19atom/cm2。9. 如权利要求7所述半导体器件的形成方法，其特征在于，所述离子注入工艺中采用 的反应气体为硅源气体、氟源气体或是硼源气体中的一种或多种。10. 如权利要求9所述半导体器件的形成方法，其特征在于，所述硅源气为SiH 4。11. 如权利要求9所述半导体器件的形成方法，其特征在于，所述硼源气体为BH 2。12. 如权利要求9所述半导体器件的形成方法，其特征在于，所述反应气体流量为30~ lOOOsccm，控制温度为25~500°C，功率为50~1000W，气压为2~5mtorr。13. 如权利要求2所述半导体器件的形成方法，其特征在于，所述第一晶体管和第二晶 体管均为NM0S。14. 如权利要求2所述半导体器件的形成方法，其特征在于，在完成所述第二离子掺杂 后，所述形成方法还包括在所述第一栅极凹槽和第二栅极凹槽内填充栅极材料，以分别形 成第一晶体管和第二晶体管。15. 如权利要求1所述半导体器件的形成方法，其特征在于，所述缓冲层的材料为氮化 钛、碳化钽、钽、氮化钽或铝钽化合物。16. 如权利要求1所述半导体器件的形成方法，其特征在于，所述缓冲层的厚度为 5~100 A。17. 如权利要求1所述半导体器件的形成方法，其特征在于，所述功函数层的材料为碳 化钽、钛、铝或是钛铝化合物。
【文档编号】H01L21/8238GK105826265SQ201510012074
【公开日】2016年8月3日
【申请日】2015年1月9日
【发明人】赵杰
【申请人】中芯国际集成电路制造(上海)有限公司