]、S [3]、S [4]、S [5]的状态。
[0018]图3为偏置电路结构原理图，偏置电路由第三开关电阻阵列和电流可编程控制阵列122组成；电源电压￥00分6路分别与晶体管肌1、112、113、114、115、116的源极连接，晶体管M11、M12、M13、M14、M15、M16的栅极分别由数字控制字d[5:0]中的d[5]、d[4]、d[3]、d[2]、d[l]、d[0]控制，并且该数字控制字d[5:0]与图2中的数字控制字d[5:0]相同；晶体管阵列Mil、M12、M13、M14、M15、M16的漏极分别连接电阻阵列R14、R15、R16、R17、R18、R19的一端，另一端短接，并连接输出端口 Vbias ;晶体管M17、M18、M19、M20的漏极短接在一起，并于输出端口 Vbias相接；晶体管M17、M18、M19、M20的源极分别与电流源11、12、13和14的输入端连接，栅极分别由来自于寄存器的控制信号D [3]、D [2]、D [I]和D [O]控制;电流源阵列的另一端分别接入地。
[0019]图4为比较器15的电路原理图，Vt为图2中测试点A经低通滤波器13后的输出电压，连接至晶体管M21的栅极；Vbias为图3中偏置电路的输出电压，连接至晶体管M22的栅极，Vbiasl和Vbias2为外部电路提供的偏置电压，分别连接至晶体管M32和M29的栅极；Dcomp为比较器15的输出电压；电源电压VDD分6路分别连接电阻R20、R21的一端和晶体管M23、M24、M25、M26的源极；电阻R20另一端连接晶体管M21的漏极和晶体管M27的栅极，电阻R21另一端连接晶体管M22的漏极和晶体管M28的栅极；晶体管M21和M22的源极短接，并连接晶体管M32的漏极，晶体管M32的源极接入地VSS ;晶体管M24的栅极与漏极短接，并连接至晶体管M23的栅极和晶体管M27的漏极；晶体管M25的栅极与漏极短接，并连接至晶体管M26的栅极和晶体管M28的漏极；晶体管M27和M28的源极短接并连接至晶体管M29的漏极，晶体管M29的源极接入地VSS ;晶体管M30的漏极与栅极短接，并分别连接晶体管M23的漏极和M31的栅极，晶体管M26的漏极和M31的漏极短接，并连接输出Dcomp ；晶体管M30和M31的源极均接入地VSS。
[0020]图5为数字幅度自动校正模块的算法流程图，6位数字信号d[5:0]由来自于寄存器的数字信号Din经开关电阻控制字产生模块11所产生，而S[5:0]由数字幅度自动校正模块7产生，其初始值设定为“001000”;首先判断图1中比较器15的输出信号Dcomp是否为1，若为1，则判断S[5:0]是否全为“1”，即溢出；gS[5:0]溢出，则存储并输出S[5:0]，如不溢出，则令S [5:0]进行二进制自加I运算后，再次判断Dcomp是否为I ;当Dcomp不为I时，令S [5:0]进行二进制自减I运算，再判断Dcomp的值，并以此循环直至Dcomp为I时，存储并输出S[5:0];
[0021]图6所示为数字幅度自动校正模块的电路实现原理图，RESET为寄存器重置复位端，DCONST为外部电路提供的恒定数字信号，本发明中其值为“ 111111”，Dcomp为图2中比较器的数字输出信号值，RST为外部电路提供的周期控制信号，OUTPUT为自动幅度自动校正模块输出信号。寄存器中存储S[5:0]的初始值，本发明中，其值为“001000”，寄存器输出信号S[5:0]分三路分别进入数字比较器、数字加法器和数字减法器，进入数字比较器的S [5:0]与DCONST信号进行比较，输出信号作为双路选择器MUXl的控制端，进入数字加法器的信号S [5:0]与数字值“ I ”进行加法运算，其输出端连接双路选择器MUXl的一端，当MUXl的控制端为“O”时，MUXl输出S[5:0]的值，当MUXl的控制端为“I”时，MUXl输出S[5:0]自加I后的值；进入数字减法器的S[5:0]与数字值“I”进行减法运算，其输出信号进入双路选择器MUX2的一端，Dcomp信号与数字恒定值“I”分别进入与非门NAND的两个输入端进行求与非运算，与非门NAND的输出连接反相器INV的输入端，反相器INV的输出端连接双路选择器MUX2的控制端，双路选择器MUXl的输出信号连接双路选择器MUX2的一端，当MUX2的控制端为“O”时，MUXl输出双路选择器MUXl的输出信号值，当MUXl的控制端为“I”时，MUXl输出数字减法器的输出信号值，双路选择器MUX2的输出端连接D触发器的输入端，D触发器在RST的控制下对信号进行周期性存储，其输出信号作为整个模块的输出信号，同时连接寄存器的输入端，作为下一时刻S[5:0]的初始值。
[0022]总之，本发明可有效降低检测环路噪声对振荡器输出信号的影响，降低电路中的噪声对振荡器相位噪声的影响。
[0023]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。
【主权项】
1.一种输出摆幅自动校正LC压控振荡器，其特征在于:包括振荡器核心电路模块、低通滤波器、比较器、数字自动幅度校正模块、偏置电路模块以及开关电阻控制字产生模块；振荡器核心电路模块由依序顺次连接的第一开关电阻阵列、LC谐振网络、可变电容阵列/交叉耦合晶体管以及第二开关电阻阵列组成，偏置电路模块由第三开关阵列和电流可编程控制阵列组成，电压电源VDD分三路分别与第一、三开关电阻阵列和比较器相连接，第一开关电阻阵列与LC谐振网络之间的连接节点接入低通滤波器的输入端，来自寄存器的数字输入信号Din分两路分别输送至开关电阻控制字产生模块和电流可编程控制阵列，开关电阻控制字产生模块输出端分两路分别与第一、三开关电阻阵列相连接，第三开关电阻阵列与电流可编程控制阵列之间的连接节点接入比较器的输入端，低通滤波器的输出端与比较器的输入端相连接，数字自动幅度校正模块与第二开关电阻阵列相连接，电流可编程控制阵列和开关电阻阵列均接入地VSS。
2.根据权利要求1所述的输出摆幅自动校正LC压控振荡器，其特征在于:第一、三开关电阻阵列相同。
3.根据权利要求1或2所述的输出摆幅自动校正LC压控振荡器，其特征在于:第三开关电阻阵列包括晶体管Ml1、M12、M13、M14、M15、M16，电源电压VDD分6路分别与晶体管 Mil、M12、M13、M14、M15、M16 的源极连接，晶体管 Mil、M12、M13、M14、M15、M16 的栅极分别由来自开关电阻控制字产生模块的数字控制字d[5:0]中的控制信号d[5]、d[4]、d[3]、d[2]、d[l]、d[0]控制，晶体管肌1、]?12、]\113、]\114、]\115、]\116 的漏极分别连接电阻 R14、R15、R16、R17、R18、R19的一端，电阻R14、R15、R16、R17、R18、R19的另一端短接并连接输出端口 Vbias ;电流可编程控制阵列包括晶体管M17、M18、M19、M20，晶体管M17、M18、M19、M20的漏极短接在一起并与输出端口 Vbias相接；晶体管M17、M18、M19、M20的源极分别与电流源I1、12、13和14的输入端连接，晶体管M17、M18、M19、M20的栅极分别由来自于寄存器的控制信号D[3]、D[2]、D[I]和D[O]控制，电流源I1、12、13和14的另一端分别接入地。
【专利摘要】本发明涉及一种输出摆幅自动校正LC压控振荡器，包括振荡器核心电路模块、低通滤波器、比较器、数字自动幅度校正模块、偏置电路模块以及开关电阻控制字产生模块；振荡器核心电路模块由第一开关电阻阵列、LC谐振网络、可变电容阵列/交叉耦合晶体管以及第二开关电阻阵列组成，偏置电路模块由第三开关阵列和电流可编程控制阵列组成。本发明采用开关电阻阵列代替传统的电流源阵列，降低了电路中的噪声对振荡器相位噪声的影响；采用偏置电路对振荡器输出摆幅的实时调节，采用低通滤波器、比较器和数字自动幅度校正模块构成输出幅度检测环路；输出信号幅度检测点选取在谐振网络与开关电阻阵列之间，降低了检测环路噪声对振荡器输出信号的影响。
【IPC分类】H03L7-099
【公开号】CN104796138
【申请号】CN201510193555
【发明人】李迪, 杨银堂, 李跃进, 石佐辰
【申请人】西安电子科技大学
【公开日】2015年7月22日
【申请日】2015年4月22日