。
[0027]实施例一:
[0028]要定时I小时，基准时钟发生器以4HZ，即13分频作为基准频率，如图1所示，所述Ul的第2脚与所述与非门U3A的输入端的第2脚连接；所述二极管Dl的负极与所述芯片U2的第6脚连接，所述二极管D2的负极所述芯片U2的第I脚连接，所述二极管D3的负极所述芯片U2的第2脚连接，所述二极管D4的负极所述芯片U2的第3脚连接，当反相器U4A输出为高电平，与非门U3A的输出值由基准时钟的高低电平决定；因为lhour = 3600s，又因为基准时钟频率为4HZ，所以计数值为:3600*4 = 14400，将14400转换成二进制，其值为:11 1000 0100 0000，即芯片U2的Q14、Q13、Q12和Q7为I时，即当芯片U2选择I脚、2脚、3脚和6脚时可以实现定时I小时的要求。
[0029]实施例二:
[0030]要定时半个小时，基准时钟发生器以8HZ，即12分频作为基准频率，如图2所示，所述Ul的第2脚与所述与非门U3A的输入端的第2脚连接；所述二极管Dl的负极与所述芯片U2的第6脚连接，所述二极管D2的负极所述芯片U2的第I脚连接，所述二极管D3的负极所述芯片U2的第2脚连接，所述二极管D4的负极所述芯片U2的第3脚连接，当反相器U4A输出为高电平，与非门U3A的输出值由基准时钟的高低电平决定；因为0.5hour =1800s，又因为基准时钟频率为8HZ，所以计数值为:1800*8 = 14400，将14400转换成二进制，其值为:11 1000 0100 0000，即芯片U2的Q14、Q13、Q12和Q7为I时，即当芯片U2选择I脚、2脚、3脚和6脚时可以实现定时半小时的要求。
[0031]实施例三:
[0032]要定时3.9ms，基准时钟发生器以2048HZ，即4分频作为基准频率，如图3所示，所述Ul的第2脚与所述与非门U3A的输入端的第2脚连接；所述二极管Dl的负极与所述芯片U2的第7脚连接，当反相器U4A输出为高电平，与非门U3A的输出值由基准时钟的高低电平决定；因为3.9ms = 0.0039s，又因为基准时钟频率为2048HZ，所以计数值为:0.0039*2048=8，将8转换成二进制，其值为:00 0000 0000 1000，即芯片U2的Q4为I时，即当芯片U2选择7脚时可以实现定时3.9ms的要求。
[0033]上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
【主权项】
1.一种精密宽范围定时器电路，其特征在于:包括由芯片Ul构成的基准时钟发生器和由芯片U2构成的二进制计数定时器，所述芯片Ul和所述芯片U2均为⑶4060。
2.如权利要求1所述的一种精密宽范围定时器电路，其特征在于:所述基准时钟发生器包括芯片U1、电容Cl、晶振X1、模拟地GND、电阻R2、电源Vcc，所述芯片Ul的第16脚与电源Vcc连接，所述芯片Ul的第12脚和第8脚与模拟地GND连接，所述电阻R2 —端与所述芯片Ul的第11脚连接，另一端与所述芯片Ul的第10脚连接，所述电容Cl 一端与所述芯片Ul的第11脚连接，另一端与所述晶振Xl串联后与所述芯片Ul的第10脚连接，所述芯片Ul的I至7脚和13至15脚中的任一脚作为所述基座时钟发生器的输出端。
3.如权利要求2所述的一种精密宽范围定时器电路，其特征在于:所述二进制计数定时器包括芯片U2、与非门U3A、二极管Dl、二极管D2、二极管D3、二极管D4、电阻Rl、电源V12以及反相器U4A ;所述芯片U2的第16脚与所述电源Vcc连接，所述芯片U2的第8脚与所述模拟地GND连接，所述芯片U2的第11脚与所述与非门U3A的输出端连接，所述与非门的输入端的第I脚与所述反相器U4A的输出端连接，所述与非门的输入端的第2脚与所述基准时钟发生器的输出端连接，所述二极管Dl、所述二极管D2、所述二极管D3、所述二极管D4并联后其正极与所述反相器U4A的输入端相连，所述电阻Rl —端与所述二极管Dl的正极相连，另一端与所述电源V12相连，所述二极管Dl的负极、所述二极管D2的负极、所述二极管D3的负极、所述二极管D4的负极均可与所述芯片U2的I至7脚和13至15脚的任一脚连接。
4.如权利要求3所述的一种精密宽范围定时器电路，其特征在于:所述Ul的第2脚与所述与非门U3A的输入端的第2脚连接；所述二极管Dl的负极与所述芯片U2的第6脚连接，所述二极管D2的负极所述芯片U2的第I脚连接，所述二极管D3的负极所述芯片U2的第2脚连接，所述二极管D4的负极所述芯片U2的第3脚连接。
5.如权利要求1-4任一项所述的一种精密宽范围定时器电路，其特征在于:所述晶振Xl的频率为32768HZ。
6.如权利要求1-4任一项所述的一种精密宽范围定时器电路，其特征在于:所述基准时钟发生器的频率选择范围为2HZ-2048HZ。
7.如权利要求1-4任一项所述的一种精密宽范围定时器电路，其特征在于:所述二进制计数定时器的定时范围为3.9毫秒到7676秒。
【专利摘要】本发明为一种精密宽范围定时器电路，解决了传统的定时器电路造价高、控制精度不高、控制范围小以及时间步长大的问题。一种精密宽范围定时器电路，包括由芯片U1构成的基准时钟发生器和由芯片U2构成的二进制计数定时器，所述芯片U1和所述芯片U2均为CD4060。
【IPC分类】H03K17-28
【公开号】CN104836557
【申请号】CN201510247189
【发明人】林东权, 陈炜明, 林 建, 李明成, 付明星, 许本福
【申请人】中航太克（厦门）电子有限公司, 中广核工程有限公司
【公开日】2015年8月12日
【申请日】2015年5月15日