线性关系，并且未使用运算放大器，极大减少流水线级间建立时间的同时降低系统功耗。本 技术每个比较周期都能输出完整的量化值，使其转换速率接近全并行模数转换器，但是功 耗面积却远远小于相同转换精度速度的全并行模数转换器。
[0042] 如图2所示，为本发明实施例提供一种模数转换器结构框图；包括：
[0043]参考电压产生电路3(ReferenceGenerator)、多级流水线（各级流水线） Stage(l)~Stage(N)、数字输出逻辑电路5(DigitalOutputLogic)，各级流水线均包含 逐次逼近逻辑电路4(SARLogic)、共享电容（第n-1级流水线至第n级流水线：(；、C2、C3 或C2、C4、C5)、比较器2包括第一比较器COMP⑴至第N比较器COMP(N)，其中，N为大于等 于1的自然数。在输入信号的转换过程中，所述各级流水线中的逐次逼近逻辑电路4根据 上级流水线Stage(n-2)，对应得到比较结果VroMPajTfc_2)，结合上级流水线输出余量电压信号 Vxfa_2)，从所述参考电压产生电路3选择合适的参考电压Va、VC2、Vra，接入所述本级流水线 Stage(n-1)共享电容Q、C2、C3的下极板，得到输入信号与本级流水线Stage(n-1)参考电 压之间的比较值。经过所述第n-1比较器COMP(n-l)得出本级流水线Stage(n-l)输 入信号量化值。本发明通过所述电荷重分配和电容共享技术，将本级流水线Stage(n-1)部 分含有与余量电压相关的电荷量的电容C2、C3共享复用到所述下级流水线Stage(n)， 实现余量信号传递。所述数字输出逻辑电路5根据所述流水线各级Stage(1)~Stage(N) 比较器2输出比较结果 ~VCOMPOUT (N)， 得到最终的量化数字输出信号Dwt。
[0044] 在输入信号的转换过程中，所述各级流水线中的逐次逼近逻辑电路4根据上 级流水线Stage(n-1 )，对应得到比较结果，结合上级流水线输出余量电压信号 ，从所述参考电压产生电路4选择合适的参考电压Vw、Vra、Vra，接入所述本级流水线 Stage(n)共享电容C2、C4、（：5的下极板，得到输入信号与本级流水线Stage(n)参考电压之 间的比较值Vxfa)，经过所述第n比较器COMP(n)得出本级流水线Stage(n)输入信号量化 值。本发明通过所述电荷重分配和电容共享技术，将本级流水线Stage(n)部分含有与余量 电压Vxw相关的电荷量的电容C4、C5共享复用到所述下级流水线Stage(n+1)，实现余量信 号传递。所述数字输出逻辑电路5根据所述流水线各级Stage(1)~Stage(N)比较器2输 出比较结果 ~V COMPOUT(N)， 得到最终的量化数字输出信号Dwt。
[0045] 具体地，所述第一级流水线的输入端连接输入信号Vin，其余每级所述流水线的输 入端和其上一级流水线的余量电压相连；每级所述流水线的输入端与所述参考电压产生电 路3的输出端相连。
[0046] 具体地，每级所述流水线的余量电压，为本级流水线的输入信号与本级流水线的 参考电压之间的电压差值。
[0047] 具体地，所述电容阵列1采用电荷重分配和电容共享技术，实现各级流水线之间 的余量电压依次传递，使得上一级流水线的余量电压依次与本级流水线的参考电压比较， 输出量化结果，直至完成数据转换。
[0048] 具体地，所述参考电压产生电路3,适用于当每级所述流水线中所述比较器2输出 结果为高电平，且其下一级流水线中所述逐次逼近逻辑电路4接收到该高电平时，发出第 一控制指令，使其下一级流水线中所述电容阵列1的参考电压值为其上一级流水线参考电 压值的正二分之一；还适用于当每级所述流水线中所述比较器2输出结果为低电平，且其 下一级流水线中所述逐次逼近逻辑电路4接收到该低电平时，发出第二控制指令，使其下 一级流水线中所述电容阵列1的参考电压值为其上一级流水线参考电压值的负二分之一。
[0049] 具体地，所述本级流水线的共享电容上极板（与所述比较器2输入端连接的极板 为上极板，与所述逐次逼近逻辑电路4连接的电容极板为下极板）总电荷，与其下一级流水 线电容阵列1的上极板总电荷之间满足电荷守恒原理。
[0050] 在本实施例中，基于电荷重分配和电容共享技术进行流水线级间余量信号传递， 每个转换周期结束后各级流水线一半电容共享复用于本级流水线中模数转换，另一半电 容作为共享电容，共享复用于电容复位，并共享复用于下次输入信号采样及量化。因此， 所述上级流水线stage(n-1)比较结束后，其一半电容C2、C3共享复用于所述本级流水线 Stage(n)进行数据转换，另一半电容(^复位并共享复用于下次输入信号采样及量化。根据 电荷守恒原理，所述本级流水线Stage(n)共享电容(：2、(：4、(：5的上极板电荷在所述上级流水 线Stage(n-l)比较结束后，和所述本级流水线Stage(n)比较参考电平建立时满足电荷守 恒，如公式（1)所示：
[0051 ] (Vx(n_irVC2)C2+ C3=(VX(n)-Vc4)C2+ (Vx(n)-VC5)C4+ (Vx(n)-VC6)C5 (1)
[0052] 将公式⑴经过转换，从而得到所述本级流水线Stage(n)比较参考电平Vxw表达 式，如公式（2)所示：
[0053]
【主权项】
1. 一种模数转换器，其特征在于，包括：多级流水线、参考电压产生电路与数字输出逻 辑电路；其中，所述多级流水线内的每级所述流水线均包含逐次逼近逻辑电路、电容阵列和 比较器； 所述电容阵列，其采用电荷重分配和电容共享技术，适用于在本级流水线转换结束时， 将其一半的电容共享复用至其下一级流水线输入信号的采集和量化，其另一半电容用于电 容复位，并共享复用于下一次输入信号的采集和量化； 所述逐次逼近逻辑电路，其采用二分查找的逐次逼近转换技术，适用于根据其上一级 流水线中所述比较器的比较结果和/或其上一级流水线中所述共享电容的参考电压，选择 本级流水线中所述电容阵列内各个电容的参考电压； 所述比较器，适用于将本级流水线的共享电容所对应的参考电压与所述输入信号的电 压值进行比较，生成比较结果，并将所述比较结果输入到所述数字输出逻辑电路，还将所述 比较结果传输至其下一级流水线的逐次逼近逻辑电路； 所述参考电压产生电路，适用于根据每级流水线的逐次逼近逻辑电路的选择标准，向 其下一级流水线提供对应的参考电压； 所述数字输出逻辑电路，适用于从高至低依次量化每级所述流水线中的比较结果，输 出对应的数字输出信号。
2. 根据权利要求1所述的模数转换器，其特征在于，所述多级流水线包括第一级流水 线至第N级流水线，其中，每级所述流水线的电容阵列的电容量为其下一级流水线的电容 阵列的电容量的两倍。
3. 根据权利要求2所述的模数转换器，其特征在于，所述第一级流水线的输入端连接 所述输入信号，其余每级所述流水线的输入端和其上一级流水线的余量电压相连；每级所 述流水线的输入端与所述参考电压产生电路的输出端相连。
4. 根据权利要求3所述的模数转换器，其特征在于，每级所述流水线的余量电压，为本 级流水线的输入信号与本级流水线的参考电压之间的电压差值。
5. 根据权利要求1所述的模数转换器，其特征在于，所述电容阵列采用电荷重分配和 电容共享技术，根据各级流水线之间的余量电压依次传递，使得上一级流水线的余量电压 依次与本级流水线的参考电压比较，输出量化结果，直至完成数据转换。
6. 根据权利要求1所述的模数转换器，其特征在于，所述本级流水线的共享电容上极 板总电荷与其下一级流水线电容阵列的上极板总电荷之间，满足电荷守恒。
7. 根据权利要求1所述的模数转换器，其特征在于，每级所述流水线通过逐次逼近控 制逻辑电路选择的参考电压值为其上一级流水线的参考电压值的一半，每级所述流水线的 输入信号为其上一级流水线输出的余量电压。
8. 根据权利要求1所述的逐次逼近流水线转换器，其特征在于，所述参考电压产生电 路，适用于当每级所述流水线中所述比较器输出结果为高电平，且其下一级流水线中所述 逐次逼近逻辑电路接收到该高电平时，发出第一控制指令，使其下一级流水线中所述电容 阵列的参考电压值为其上一级流水线参考电压值的正二分之一；还适用于当每级所述流水 线中所述比较器输出结果为低电平，且其下一级流水线中所述逐次逼近逻辑电路接收到该 低电平时，发出第二控制指令，使其下一级流水线中所述电容阵列的参考电压值为其上一 级流水线参考电压值的负二分之一。
9. 根据权利要求8所述的模数转换器，其特征在于，所述第一级流水线的输入信号为 采样周期内采样的初始信号，所述第一级流水线的参考电压为参考电压产生电路输出的电 压最大值的二分之一。
10. 根据权利要求1所述的模数转换器，其特征在于，所述流水线的逐次逼近转换方式 包括单比特转换或者多比特转换。
【专利摘要】本发明提供一种模数转换器，包括：电容阵列，采用电荷重分配和电容共享技术，适用于各级流水线在转换结束时，将其一半的电容用于其下一级流水线模数转换，其另一半电容用于电容复位，并用于下一次输入信号的采集和量化；逐次逼近逻辑电路，用于根据其上一级流水线中比较器的比较结果和/或其上一级流水线中共享电容的参考电压，选择电容阵列内各个电容的参考电压；比较器，用于将本级流水线共享电容对应的参考电压与输入信号的电压值进行比较，生成比较结果，并将比较结果输入至数字输出逻辑电路、下一级流水线逐次逼近逻辑电路；数字输出逻辑电路，用于量化每级流水线的比较结果输出数字输出信号。本发明不仅提高模数转换速度，还降低了功耗。
【IPC分类】H03M1-38
【公开号】CN104868917
【申请号】CN201510284381
【发明人】黄正波, 李婷, 蒋和全, 李儒章, 王健安, 张勇, 王育新, 付东兵
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2015年8月26日
【申请日】2015年5月28日