S管分别为第一 PM0S管M1、第二 PM0S管M2、第三PM0S管M3，弱下拉器件为II，第一电压输入端的电压为VDD，第二电压输入端的电压为VPP，衬底电压输出端为nsub。
[0041]所述第一PM0S管Ml的漏端与第二PM0S管M2的漏端连接至衬底电压输出端nsub ；所述第一 PM0S管Ml的栅端与第三PM0S管M3的漏端相连，并通过所述弱下拉器件II与地连接；所述第一 PM0S管Ml的源端、第二 PM0S管M2的栅端和第三PM0S管M3的栅端均与所述第一电压输入端VDD相连；所述第二 PM0S管M2的源端和第三PM0S管M3的源端均与所述第二电压输入端VPP相连，从而形成所述PM0S管衬底切换电路。
[0042]本发明提供的所述PM0S管衬底切换电路中，所述第一 PM0S管Ml和第二 PM0S管M2用于实现衬底电压输出端nsub的电压切换，所述第三PM0S管M3用于实现第一电压输入端VDD和第二电压输入端VPP的电位检测以及第一 PM0S管Ml栅端电位的切换。另外，所述弱下拉器件II用于实现第一 PM0S管Ml栅端电位的弱下拉。
[0043]本发明的PM0S管衬底切换电路在衬底切换过程中各个电位变化如图7所示，具体工作原理为：假设所述第一 PM0S管、第二 PM0S管和第三PM0S管的阈值电压为Vth ；
[0044]当VPP〈VDD+Vth时，所述第三PM0S管M3处于截止状态，此时，所述第一 PM0S管Ml的栅端nwpd由弱下拉器件下拉到地，第一 PM0S管Ml处于导通状态，从而Vnsub = VDD,即衬底电压输入端nsub的电压等于第一输入端的电压。由于当VPP〈VDD+Vth时，第二 PM0S管M2也处于截止状态，因此，没有电流从VDD流向VPP，从而使衬底电压输出端nsub保持稳定的电压VDD，如图7中的中间段。
[0045]而当VPP>VDD+Vth时，第二 PM0S管M2和第三PM0S管M3都处于反向导通状态，从而Vnsub = VPP,即衬底电压输入端nsub的电压等于第二输入端的电压，同时所述第一PM0S管Ml的栅端nwpd电压Vnwpd被上拉至VPP，导致Ml处于截止状态，从而防止电流从VPP流向VDD，使衬底电压输出端nsub保持稳定的电压VPP，如图7中的两端部分。
[0046]通过本发明的PM0S衬底切换电路，可以保证衬底电压输出端的电压在使用过程中均连接在最尚的电压上，从而防止寄生的PN节导通，提尚电路性能。
[0047]需要说明的是，所述弱下拉器件为电流源器件或者电阻，在一实施例中，所述弱下拉选择为电阻，如图5所示。由电阻Rl实现第一 PMOS管栅端电位的弱下拉。
[0048]在另一实施例中，所述弱下拉器件选择为电流源器件，例如，可以选择为NMOS管NI，如图6所示。由NMOS管NI来实现第一 PMOS管栅端电位的弱下拉。其中，所述NMOS管NI的漏端与第一 PMOS管Ml的栅端及第三PMOS管M3的漏端相连，所述NMOS管NI的源端接地，所述NMOS管NI的栅端接偏置电压Vnbias。
[0049]综上所述，本发明提供一种PMOS管衬底切换电路，包括:第一 PMOS管、第二 PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一 PMOS管的漏端与第二 PMOS管的漏端连接至衬底电压输出端；所述第一 PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第一 PMOS管的源端、第二 PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第二 PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。通过本发明的PMOS管衬底切换电路，简单有效的实现了衬底切换的电路，既解决了衬底电压与最高电压之间的压差问题，又简洁实用，节省了芯片面积和成本，提高了电路性能。
[0050]所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0051]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种PMOS管衬底切换电路，其特征在于，所述PMOS管衬底切换电路至少包括:第一PMOS管、第二 PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端； 所述第一 PMOS管的漏端与第二 PMOS管的漏端连接至衬底电压输出端； 所述第一 PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接; 所述第一 PMOS管的源端、第二 PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连； 所述第二 PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。2.根据权利要求1所述的PMOS管衬底切换电路，其特征在于:所述弱下拉器件为电流源器件或者电阻。3.根据权利要求2所述的PMOS管衬底切换电路，其特征在于:所述电流源器件为NMOS管。4.根据权利要求1所述的PMOS管衬底切换电路，其特征在于:所述第一PMOS管和第二 PMOS管用于实现衬底电压输出端的电压切换，所述第三PMOS管用于实现第一电压输入端和第二电压输入端的电位检测以及第一 PMOS管栅端电位的切换。5.根据权利要求1所述的PMOS管衬底切换电路，其特征在于:所述弱下拉器件用于实现第一 PMOS管栅端电位的弱下拉。6.根据权利要求1所述的PMOS管衬底切换电路，其特征在于:所述第一PMOS管、第二PMOS管、第三PMOS管的阈值电压为Vth，第一电压输入端的电压为VDD，第二电压输入端的电压为VPP，当VPP〈VDD+Vth时，衬底电压输出端的电压为VDD ;当VPP>VDD+Vth时，衬底电压输出端的电压切换为VPP。
【专利摘要】本发明提供一种PMOS管衬底切换电路，所述PMOS管衬底切换电路至少包括：第一PMOS管、第二PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一PMOS管的漏端与第二PMOS管的漏端连接至衬底电压输出端；所述第一PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第一PMOS管的源端、第二PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第二PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。利用本发明的PMOS管衬底切换电路，简洁有效的实现了PMOS管衬底电压的切换，同时可以防止反向倒灌电流，节省芯片面积和成本，提高电路性能。
【IPC分类】H03K19/094
【公开号】CN105049029
【申请号】CN201510392353
【发明人】陈建兴
【申请人】上海巨微集成电路有限公司
【公开日】2015年11月11日
【申请日】2015年7月6日