多层半导体器件的寄生电感减小电路板布局设计的制作方法
【专利说明】多层半导体器件的寄生电感减小电路板布局设计
[0001] 发明背景 1.发明领域
[0002] 本发明通常涉及功率转换器和电路，例如印刷电路板，且尤其涉及用于提高功率 转换器性能的电路板布局。
[0003] 2.相关技术的概述
[0004] 功率场效应晶体管（FET)技术例如硅金属氧化物半导体FET的提高和基于氮化 嫁的晶体管的引入允许开关电源通过减小开关相关电荷和封装寄生电感来实现更快的开 关速度。在较高的开关速度和较低的封装寄生电感的情况下，因为部件的PCB布局对寄生 电感的总水平有重大影响，转换器部件的印刷电路板（PCB)布局变成转换器性能的限制因 素，所以因此需要改进PCB布局来最小化多层PCB布局设计中的高频回路电感并提高转换 器性能。
[0005] 由PCB布局控制的高频功率回路电感是功率转换器效率损失的主要贡献者。因 此，器件和输入电容器的布局对高频性能是关键的。为了验证回路电感和效率损失之间 的关系，需要比较具有相似的公共源极电感和不同的回路电感的不同布局。图1是绘出在 IMHz下对于eGaN? FET设计的高频功率回路电感对功率转换器效率的影响的曲线。具体 地，如图1所示，高频回路电感从大约〇. 4nH到大约2. 9nH的增加导致效率降低超过4%。
[0006] 与具有较慢开关速度的器件比较，由较低品质因数器件提供的较快开关速度的另 一影响是电压过冲的增加。高频回路电感的降低导致较低的电压过冲、输入电压容量增加 和电磁干扰减小。图2A和图2B分别描绘具有I. 6nH和0. 4nH的高频回路电感设计的同步 整流器的漏极与源极间电压波形。如图2A和图2B所示，高频回路电感从1.6nH(图2A)降 低到0. 4nH (图2B)导致电压过冲降低了 75 %。
[0007] 照惯例，两个PCB布局用于最小化如下面关于图3A-3B和4A-4C描述的高频回路 电感。在图3A和3B中所示的第一常规布局设计中，输入电容器和器件布置在PCB板的顶 层上。这个设计的高频功率回路布置在PCB板的顶层上，并被考虑为横向功率回路，因为在 单个层上回路的走向平行于板平面。在这个设计中，通过使用位于顶部开关和同步整流器 之间的通孔穿过内部层来产生电感器连接。驱动器定位成极接近eGaN?FET以最小化和 稳定公共源极电感。
[0008] 图3A和3B描绘导致横向高频功率回路302的eGaNCR) FET设计的零件放置。在 这个设计中，电容器303和eGaN? FET 306、307位于PCB 310的顶层305上。功率回路 电流302流经电容器303和eGaN? FET 306、307。通过使用在顶部开关306和同步整 流器307之间延伸的通孔311穿过内部层来产生电感器连接。驱动器308定位成极接近 eGaN? FET 306、307以最小化和稳定公共源极电感。
[0009] 然而最小化回路的物理尺寸对减小寄生电感很重要，内部层的设计也是关键的。 对于图3B所示的横向功率回路设计，第一内部层用作"防护层"309。防护层309具有保护 电路免受由高频功率回路302产生的磁场影响的关键作用。为了执行这个防护功能，高频 功率回路302产生磁场，其在防护层309内感应出与功率回路电流方向相反的电流。在防 护层309中感应出的电流产生与功率回路的磁场极性相反的磁场。在防护层309和功率回 路302内产生的磁场彼此抵消，转换成寄生电感的减小。
[0010] 横向功率回路设计具有优点和缺点。例如，因为功率回路位于顶层305上，高频回 路电感的水平应显示对板厚度的小依赖性。横向功率回路设计的对板厚度的依赖性小，从 而允许更厚的板设计。另一方面，在这个设计中的回路电感的水平可能非常依赖于从功率 回路到防护层的距离。对距离的这个依赖性限制顶层305的厚度。
[0011] 在图4A-4C中示出的第二常规布局设计中，输入电容器和器件布置在PCB板的相 对侧上，电容器通常直接位于器件之下以最小化物理回路尺寸。这个布局产生垂直功率回 路，因为功率回路穿过通孔垂直于板平面行进，通孔穿过板完成功率回路。
[0012] 图4A-4C描述导致垂直高频功率回路400的eGaN? FET设计。在这个设计中， eGaN? FET 401、408布置在PCB 403的顶层402上，且电容器404布置在PCB 403的底层 405上。高频功率回路电流406流经位于PCB403的顶层402上的eGaN? FET 401、408， 然后回路电流406穿过通孔409并穿过位于PCB 403的底层405上的电容器404流动，然 后电流406穿过通孔410流回到eGaN? FET 401、408。eGaN? FET 40U408之间具有 空间407以允许电感器连接。
[0013] 由于功率回路的垂直结构，图4A-4C的eGaH?: FET设计不包含防护层。与防护 平面用于减小回路电感相反，垂直功率回路使用自相抵消方法来减小电感。对于PCB布局， 板厚度通常比在板的顶层和底层上的功率回路路径的水平长度薄得多。当板的厚度减小 时，与横向功率回路比较，垂直功率回路的区域明显缩小，且在顶层和底层上沿相反方向流 动的电流开始自相抵消磁场，进一步减小寄生电感。因此，在这个设计中板厚度必须被最小 化以产生有效垂直功率回路。
[0014] 像图3A-3B所示的横向功率回路设计一样，垂直功率回路设计也具有优点和缺 点。例如，第一内层和顶层之间的距离对回路电感有很小的影响。因此，顶层的厚度不明显 影响回路电感的水平。另一方面，因为功率回路路径位于PCB的顶层和底层上，回路电感的 水平主要取决于总的板厚度。
[0015] 因此，用于最小化寄生电感并提高转换器性能的半导体器件布局是期望的。
[0016] 本发明的概述
[0017] 本发明提供一种电路板布局设计，消除了上面提到的现有技术中设计的缺点。具 体地，本发明的电路板包括顶层、底层和通过通孔连接到顶层的至少一个内层，使得在顶层 和内层之间延伸的路径中形成高频功率回路。有利地，本发明的布局设计不受板厚度限制， 最小化了寄生电感，而且不需要防护层。
[0018] 附图的简要说明
[0019] 当结合附图理解时，从下面阐述的详细描述中，本发明公开的特征、目的和优点将 变得更明显，其中相似的参考符号相应地识别元件，且其中：
[0020] 图1是高频回路电感对具有相似的公共源极电感的设计的效率的影响的线形图。
[0021] 图2A和2B分别是具有I. 6nH和0. 4nH的电感的同步整流器的电压过冲的波形。
[0022] 图3A和3B分别是具有常规横向功率回路的PCB的顶视图和侧视图。
[0023] 图4A、4B和4C分别是具有常规垂直功率回路的PCB的顶视图、底视图和侧视图。
[0024] 图5A和5B分别是本发明的第一实施方式的PCB布局的顶层和第一内层的顶视 图，且图5C是第一实施方式的PCB布局的侧视图。
[0025] 图6A和6B分别是本发明的在两个开关之间具有电容器的第二实施方式的PCB布 局的顶层和第一内层的顶视图，且图6C示出第二实施方式的PCB布局的侧视图。
[0026] 图7是可以识别板厚度和内层距离的PCB多层板设计的横截面图。
[0027] 图8是具有不同的板厚度和内层距离的横向、垂直和最佳功率回路的模拟高频回 路电感值的曲线图。
[0028] 图9是现有技术中横向、垂直功率回路设计和本发明的最佳功率回路设计的功率 损耗图。
[0029] 图10是横向、垂直和最佳功率回路设计的测量电压过冲的图表。
[0030] 图11是回路电感对开关速度的影响的图表。
[0031] 图12示出现有技术中垂直和横向回路设计与本发明的提高效率的电路板布局设 计的效率对比图。
[0032] 图13示出本发明的基本单位单元的功率回路拓扑图。
[0033] 图14示出含有本发明的最佳回路的降压转换器的拓扑图。
[0034] 图15和16示出含有本发明的最佳回路的桥转换器的拓扑图。
[0035] 图17示出含有本发明的最佳回路的升压电路单位单元（具有升压电感器和电容 器）的拓扑图。
[0036] 图18示出含有本发明的最佳回路的降压-升压转换器的拓扑图。
[0037] 图19不出含有本发明的最佳回路的电路中开关的并联布置。
[0038] 图20不出含有本发明的最佳回路的电路中开关的串联布置。
[0039] 优选实施方式的详细描述
[0040] 在下面的详细描述中，参考某些实施方式。这些实施方式被描述得足够详细，以使 本领域的技术人员能够实践它们。应理解，可使用其它实施方式，以及可做出各种结构、逻 辑和电气变化。
[0041] 下面描述的本发明的PCB布局设计具有减小的回路尺寸、场自相抵消、不受板厚 度限制的一致电感、单侧PCB设计和高效率的多层结构。本发明的PCB布局设计利用第一 内层作为功率回路返回路径。这个返回路径直接位于顶回路的功率回路之下，实现了最小 物理回路尺寸以及场自相抵消。
[0042] 然而，本文所述的实施方式以及某些器件，特别是GaN器件，应理解为，本发明并 不受到上述限制。例如，所述实施方式可应用于晶体管器件和使用不同的导电材料例如硅 (Si)或含硅材料、语义符、锗（Ge)、砷化镓（GaAs)的其它类型的半导体器件。所述实施方 式也可应用于其它类型的半导体器件，例如其它场效应晶体管（FET)型半导体器件、双极 结晶体管（BJT)器件和绝缘栅双极晶体管（JGBT)器件。所述概念也同样可应用于增强模 式和耗尽模式晶体管器件。此外，虽然并联开关器件在特定的实施方式中阐述，应理解为， 本文所述的特征通常可应用于其它类型的电路，例如RF放大器、开关转换器和其它电路。
[