，（诸）CPU 162可向作为从动设备的示例的存储器控制器170传达总线事务请求。尽管未在图8中解 说，但可提供多个系统总线168,其中每个系统总线168构成不同的织构。
[0047] 其它主控设备和从动设备可被连接到系统总线168。如图8中所解说的，作为示 例，这些设备可包括存储器系统172、一个或多个输入设备174、一个或多个输出设备176、 一个或多个网络接口设备178,以及一个或多个显示控制器180。（诸）输入设备174可包 括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。（诸）输出设备176可 包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。（诸）网络接口 设备178可以是被配置成允许来往于网络182的数据交换的任何设备。网络182可以是任 何类型的网络，包括但不限于：有线或无线网络、专用或公共网络、局域网（LAN)、广局域网 (WLAN)和因特网。（诸）网络接口设备178可被配置成支持所期望的任何类型的通信协议。 存储器系统172可包括一个或多个存储器单元184 (0-N)。
[0048] (诸）CPU 162还可被配置成通过系统总线168访问（诸）显示控制器180以控 制发送给一个或多个显示器186的信息。（诸）显示控制器180经由一个或多个视频处理 器188向（诸）显示器186发送要显示的信息，视频处理器188将要显示的信息处理成适 于（诸）显示器186的格式。（诸）显示器186可包括任何类型的显示器，包括但不限于： 阴极射线管（CRT)、液晶显示器（IXD)、等离子显示器等。
[0049] 本领域技术人员将进一步领会，结合本文所公开的实施例描述的各种解说性逻辑 块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由 处理器或其它处理设备执行的指令、或这两者的组合。作为示例，本文描述的仲裁器、主控 设备和从动设备可用在任何电路、硬件组件、1C，或1C芯片中。本文所公开的存储器可以是 任何类型和大小的存储器，且可被配置成存储所需的任何类型的信息。为清楚地说明这一 可互换性，以上已经以其功能的形式一般地描述了各种解说性组件、框、模块、电路和步骤。 此类功能性如何被实现取决于施加在整体系统上的具体应用、设计选择和/或设计约束。 技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被 解读为致使脱离本发明的范围。
[0050] 结合本文所公开的实施例描述的各种解说性逻辑块、模块、和电路可用设计成执 行本文所描述的功能的处理器、数字信号处理器（DSP)、专用集成电路（ASIC)、现场可编程 门阵列（FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件，或其任何组 合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理 器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处 理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配 置。
[0051] 本文所公开的各实施例可被体现为硬件和存储在硬件中的指令，并且可驻留在例 如随机存取存储器（RAM)、闪存、只读存储器（ROM)、电可编程ROM (EPROM)、电可擦可编程 ROM(EEPR0M)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机 可读介质中。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。 ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、 基站或服务器中。
[0052] 还注意到，本文任何示例性实施例中描述的操作步骤被描述是为了提供示例和讨 论。所描述的操作可按除了所示顺序以外的各种不同顺序执行。而且，在单个操作步骤中描 述的操作实际上可在多个不同步骤中执行。另外，在示例性实施例中讨论的一个或多个操 作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可 进行各种不同的修改。本领域技术人员还将理解，可使用各种不同技术中的任何一种来表 示信息和信号。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位（比 特）、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来 表不。
[0053] 提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公 开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普 适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限 定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的 最广义的范围。
【主权项】
1. 一种在三维（3D)集成电路（IC) (3DIC)内的共用器，包括： 具有第一通量轴的第一电感器，其中所述第一电感器包括3D电感器；以及 具有第二通量轴的第二电感器，其中所述第一通量轴与所述第二通量轴是不平行的。2. 如权利要求1所述的共用器，其特征在于，所述第二电感器包括二维（2D)电感器。3. 如权利要求1所述的共用器，其特征在于，所述第二电感器包括3D电感器。4. 如权利要求1所述的共用器，其特征在于，所述第一电感器包括穿玻通孔（TGV)电感 器。5. 如权利要求1所述的共用器，其特征在于，所述第一通量轴与所述第二通量轴是垂 直的。6. 如权利要求1所述的共用器，其特征在于，所述第一电感器被集成到所述共用器内 的低通滤波器中，并且所述第二电感器被集成到所述共用器内的高通或带通滤波器。7. 如权利要求1所述的共用器，其特征在于，所述共用器被集成到半导体管芯中。8. 如权利要求1所述的共用器，其特征在于，进一步包括从下组中选择的设备：机顶 盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝 电话、计算机、便携式计算机、台式计算机、个人数字助理（PDA)、监视器、计算机监视器、电 视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字 视频播放器、视频播放器、数字视频碟（DVD)播放器、和便携式数字视频播放器，其中所述 共用器被集成到所选设备中。9. 一种在三维（3D)集成电路（IC) (3DIC)内的共用器，包括： 用于提供具有第一通量轴的电感的第一装置；以及 用于提供具有第二通量轴的电感的第二装置，其中所述第一通量轴与所述第二通量轴 是不平行的。10. 如权利要求9所述的共用器，其特征在于，所述用于提供电感的第一装置包括3D电 感器。11. 如权利要求9所述的共用器，其特征在于，所述用于提供电感的第一装置包括穿玻 通孔（TGV)电感器。12. 如权利要求9所述的共用器，其特征在于，所述用于提供电感的第二装置包括二维 (2D)电感器。13. 如权利要求9所述的共用器，其特征在于，所述用于提供电感的第二装置包括3D电 感器。14. 如权利要求9所述的共用器，其特征在于，所述第一通量轴与所述第二通量轴是垂 直的。15. -种设计三维（3D)集成电路（IC) (3DIC)中的共用器的方法，包括： 将第一电感器放置在所述共用器中，其中所述第一电感器具有第一通量轴；以及 将第二电感器放置在所述共用器中，其中所述第二电感器具有不平行于所述第一通量 轴的第二通量轴，从而相对于其中所述第一和所述第二通量轴平行的情境而言降低所述第 一电感器与所述第二电感器之间的磁耦合。16. 如权利要求15所述的方法，其特征在于，放置所述第一电感器包括将3D电感器放 置在所述共用器中。17. 如权利要求15所述的方法，其特征在于，放置所述第一电感器包括将穿玻通孔 (TGV)电感器放置在所述共用器中。18. 如权利要求15所述的方法，其特征在于，放置所述第二电感器包括将二维（2D)电 感器放置在所述共用器中。19. 如权利要求15所述的方法，其特征在于，放置所述第二电感器包括将3D电感器放 置在所述共用器中。20. 如权利要求15所述的方法，其特征在于，不平行包括垂直。
【专利摘要】公开了用于降低集成电路(IC)中的磁耦合的系统。还公开了相关组件和方法。IC具有多个电感器。每个电感器生成具有可辨别轴的磁通量。为了降低这些电感器之间的磁耦合，这些通量轴被设计成非平行的。特别地，通过使得这些电感器的通量轴互相非平行，这些电感器之间的磁耦合相对于诸通量轴平行的情境而言被降低。这种安排可以尤其合适于用在具有低通和高通滤波器的共用器中。
【IPC分类】H03H7/46
【公开号】CN105264771
【申请号】CN201480031670
【发明人】C·左, J·金, D·D·金, M·F·维纶茨, C·尹, J-H·兰, R·P·米库尔卡, M·M·诺瓦克
【申请人】高通股份有限公司
【公开日】2016年1月20日
【申请日】2014年6月2日
【公告号】EP3005562A1, US9264013, US20140354372, WO2014197364A1