60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器的制造方法
【专利说明】60GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器
技术领域
[0001]本发明涉及集成电路设计领域，具体涉及一种用于锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器。
【背景技术】
[0002]随着现代无线通信技术的飞速发展，我们对数据传输速率的要求也越来越高。在可用的无线通信频段，60 GHz频段有载波频率高和可用带宽大这两个特点。基于60 GHz频段，传输速率可以提升至1 Gbps-10 Gbps，满足业界对传输速率的日益增加的要求。这也同时推动了低成本、低功耗的60 GHz CMOS无线收发机的研究开发。在60 GHz无线收发机中，60 GHz锁相环是一个核心模块。锁相环影响着整个收发机的性能，而电压控制振荡器是锁相环中的最重要的模块，它决定了锁相环的一些重要特性，例如功耗、调谐范围等。
[0003]对于60 GHz CMOS电压控制振荡器电路的设计来说，减小工艺波动带来的影响，提高芯片成品率是其主要的设计挑战之一。
[0004]芯片制造工艺的偏差，制造出来后使用环境的不同，这些都会影响芯片的性能，甚至引起芯片的失效。因此我们需要在最开始的电路设计时，就需要考虑到这些PVT(process、voltage、temperture)变化带来的影响。然而在满足各种PVT组合的情况下，设计出的芯片性能会降低。为了使60 GHz在最恶劣的情况下能起振，可以增加负阻对电路管子的尺寸，使其流过更加多的电流来支持谐振腔振荡，但这使得谐振腔的寄生电容增加，谐振腔难以工作在60 GHz频率段。同时在60 GHz振荡器的输出级，负载需要与输出阻抗匹配才能获得最大的输出功率，然而输出阻抗随着工艺波动在改变。在不匹配的情况下，有一部分输出能量被反射回来，这不仅减小了输出功率，而且反射回来的能量会干扰电路正常工作。
[0005]随着微电子技术的进步，集成电路CMOS制造工艺也越来越向低电压、低功耗靠拢。在大量芯片功能都采用数字方式实现的前提下，工艺厂的制造工艺也会对数字电路进行优化。这会对模拟电路的设计带来挑战，栅氧化层的减薄使器件能工作在低压下，但是为了使数字电路获得低功耗，在进入40 nm工艺之后，器件的阈值电压并未随着工艺进步而下降。某些国内的40 nm工艺相对于国内的65 nm工艺来说，阈值电压甚至要高0.1 V。
[0006]为了使电路工作在低压下，一种常用的办法是采用适用于射频的S0I或者锗硅工艺。这些工艺寄生电容小、衬底损耗小，器件工作速度快，但是这些工艺价格昂贵，而且难以与收发机后端的基于CMOS工艺的基带数字处理芯片集成。
【发明内容】
[0007]本发明提供了一种用于60 GHz锁相环低电压下抗工艺涨落的双推型电压控制CMOS LC振荡器。
[0008]一种用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器，包括LC谐振腔电路，负阻对电路，体电压调制电路，合成和输出缓冲电路；
所述的LC谐振腔电路包括电感L2和变容管C2、C3 ;其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压VDD相连；C2正极与C3正极相连，C2正极与输入控制电压VTUNE相连；VTUNE是由环路滤波器产生的电压控制信号；所述的LC谐振腔电路工作在60 GHz频段，其中L2为中心抽头的片上螺旋形电感，C2、C3为累积性变容管；
所述的负阻对电路，包括NMOS器件N2、N3。N2的栅极与N3的漏极相接，N3的栅极与N2的漏极相接，N2与N3的源级接地，N2和N3构成一个负阻对，用于给L2、C2、C3构成的谐振腔提供能量；
所述的合成和输出缓冲电路，包括:NMOS器件Nl、N5，电感L1和电容C1 ;其中N1栅极与N2漏极相连，N5栅极与N3漏极相连；L1 一端接N1漏极，一端接电源；C1正极接N1漏极，负极接Fout，Fout是输出端口 ；
所述的的体电压调制电路，包括:NM0S器件N4和电阻R1 ;其中N4栅极接N4的漏极，N4漏极接Rl，R1另外一端接电源电压VDD，Vbody是体电压调制电路产生的控制电压；N1、N2、N3、N5的体端接Vbody控制信号。
[0009]所述的NM0S器件N1、N2、N3、N4、N5均为采用深N阱工艺，同时经过阈值调整工艺形成的低阈值金属氧化物半导体M0S晶体管。
[0010]所述的电容C1为金属Μ0Μ电容，电阻R1为多晶硅电阻。
[0011]所述的NM0S器件Nl、N2、N3、N4、N5均为具有源极、漏极、栅极以及体端的四端口器件。
[0012]与现有技术相比，本发明具有如下有益的技术效果:
通过适当增加N1、N2、N3、N5管的体电压，可以降低N管阈值，使电路能在低压(1.2 V)下工作。通过引入体电压调制电路，降低了工艺波动对LC振荡器和合成和输出缓冲电路性能的影响，提高了芯片的成品率。而且体电压调制电路的功耗和面积很小，对于整个电路来说可以忽略不计。
[0013]本发明的60 GHz电压控制CMOS振荡器电路能够工作在1.2 V低工作电压下，在Spectre仿真中，在电源电压偏差±10%下，电路能正常工作。在整个输出频率范围内，考虑各种PVT组合情况，输出功率偏差比传统结构降低21%，可提高芯片制造的成品率。
【附图说明】
[0014]图1是传统的电压控制振荡器电路的电路结构示意图；
图2是本发明中60 GHz电压控制振荡器电路的电路结构示意图；
图3是NM0S管体电压对源漏饱和电流的影响示意图；
图4是本发明中电压控制振荡器电路与传统电压控制振荡器电路的Spectre模拟仿真结果示意图。
【具体实施方式】
[0015]以下结合附图和【具体实施方式】对本发明做进一步的说明，但是所做示例不作为对本发明的限制。
[0016]如图1所示的传统的电压控制振荡器电路结构，控制电压(VTUNE)控制变容管两端电压差，改变变容管的容值，从而改变电压控制振荡器的输出频率。NMOS管形成负阻对，补充谐振腔振荡时损失的能量。合成和输出缓冲电路首先将两路信号叠加，此时基波被消除，偶次谐波被增强，同时它会放大偶次谐波输出信号，并将输出阻抗与负载进行匹配。此传统结构可以通过不同的实现方式进行具体设计，负阻对电路中可以同时采用NMOS与PMOS管来减小功耗，谐振腔电路中可以加入电容阵列增加其可调谐范围，不同的实现方式所得到的振荡器电路的性能也会存在差异。
[0017]如图2所示的本发明中的用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器电路结构包括多个NMOS晶体管、电感、电容、电阻和变容管。NM0S晶体管采用的是低阈值带深N阱结构的η沟道M0S晶体管；电容采用的是射频金属Μ0Μ电容；变容管采用的是累积性M0S变容管；电感采用的是片上螺旋形金属电感；电阻采用的是多晶硅电阻。
[0018]用于60 GHz锁相环低电压下抗工艺涨落的电压控制CMOS LC振荡器，包括LC谐振腔电路，负阻对电路，合成和输出缓冲电路，体电压调制电路:
所述的LC谐振腔电路，用于振荡器振荡时存储和释放能量。它同时也是一个带通滤波器，负责输出特定的频率。包括电感L2和变容管C2、C3 ;其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压相连；C2正极与C3正极相连，C2正极与输入控制电压VTUNE相连，VTUNE是由环路滤波器产生的电压信号；
可见，谐振腔中的总电容除了变容管提供的部分之外，还有NM0S管的栅极寄生电