提供电压偏置，一本振 输入端L0N通过一电容连接电阻R1的一端、M1、M4的栅极；自举电路的另一输出端Outm通 过第一电阻R2连接M2、M3的栅极以为M2和M3的栅极提供电压偏置，另一本振输入端L0P 通过一电容连接电阻R2的一端、M2、M3的栅极。
[0027] 进一步地，请参考图2,本发明的自举电路包括采样电路、可编程叠加电压电路、全 差分放大器及四个第二电阻。其中，采样电路由两个阻值相同的第三电阻R3组成；全差分 放大器为带共模反馈的全差分运算放大器；四个第二电阻R4阻值相同。且，全差分运算放 大器和四个第二电阻R4组成了一个单位增益差分信号缓冲器。中频差分信号的两差分端 IFP、IFN分别经过两电阻R4输入全差分运算放大器，该全差分运算放大器上面的输入、输 出端接有一电阻R4,其下面的输入、输出端同样接有一电阻R4。也就是说，该单位增益差分 信号缓冲器的差分输入信号为中频差分信号的两差分端IFP、IFN，其输出信号为开关管电 路的M1、M2、M3、M4提供电压偏置。此外，中频差分信号的两差分端IFP、IFN分别经过两电 阻R3进入可编程叠加电压电路，之后输出至全差分运算放大器。实际上，在图2所示的电 路中，两个相同阻值的电阻R3采样输入中频信号的共模电压VCM1，在此共模电压的基础上 叠加一个可变电压Vdelta得到一输出电压VCM，然后输出给全差分运放的共模输入端，经 过处理后得到偏置电压，并将该偏置电压提供给开关管电路的Ml、M2、M3、M4 ;其中可变电 压Vdelta采用两位控制字实现可编程。相比之前文献中提出的方法，本发明采用全差分运 放实现自举功能，使得差分开关管栅极偏置电压具有更好的差分性；良好设计的单位增益 差分信号缓冲器能够更好地跟随中频信号的变化。同时采用两位控制字实现偏置电压可编 程，提高了电路的灵活性。
[0028] 进一步地，请参考图3,该可编程叠加电压电路包括M0S管丽1、丽2、丽3、MN4、丽5、 MN6、丽7、MN8、MP1、MP2及开关SwO、Swl，共模电压VCM1输入丽1的栅极，丽1的漏极连接 MP1的源极和MP2的栅极，丽1的源极连接丽2的源极和丽5的漏极，丽2的漏极连接MP2 的源极、MN3的栅极及输出电压，MN2的栅极连接MN3的源极、MN6的漏极、MN7的漏极及MN8 的漏极，MN3的漏极连接MP1的漏极、MP2的漏极、MN4的漏极及MN6的栅极，MN4的栅极和漏 极连接，且MN4的源极连接丽5、MN6、丽7、MN8的源极后接地，MN6的漏极连接丽2的栅极、 MN3的源极、MN7的漏极和MN8的漏极，开关SwO的一端连接MN6的栅极和开关Swl的一端， 开关SwO的另一端和开关Sw2的一端、MN8的源极连接后接地，开关SwO的控制端接入控制 信号ictrlO,开关Swl的控制端接入控制信号ictrll。
[0029] 需要说明的是，在图3中，输入电压VCM1是采样到的中频差分信号的共模电压，输 出电压VCM=VCM1+VGS3,其中VGS3是丽3的栅源电压，这个电压与偏置电流13的值成正 比，13电流越大，对应的VGS3也越大。13由输入偏置电流Ibias、NM0S管MN4、MN6、丽7、 MN8以及两位控制信号ictrlO和ictrl1来决定。其中开关swO、swl的输出端本别连接 到MN7、MN8的栅极，两位控制信号ictrll、ictrlO连接到开关swO、swl的控制端，用来实 现对偏置电流13的控制。
[0030] 从以上描述可以看出，本发明的CMOS上变频无源混频器具有以下有益效果：
[0031] (1)开关管电路的栅电压具有自举功能，使得混频器开关的栅压能够自动跟随输 入中频信号的幅度变化，当该开关管电路导通时，因为其过驱动电压几乎保持恒定，因此导 通电阻相应保持恒定，从而减少了谐波失真，提高了开关管的线性；
[0032] (2)本发明中涉及的栅电压自举功能采用差分运算放大器实现，从而保证了差分 开关管栅压偏置电压的差分性；
[0033] (3)采用两位控制信号实现了开关管栅电压的可编程，使得开关管栅电压跟随输 入中频信号变化的同时，具有一定的灵活性。通过两位控制信号可以得到4组不同是栅电 压。
[0034] 以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施 例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
【主权项】
1. 一种CMOS上变频无源混频器，包括相互连接的开关管栅压自举电路和开关管电路， 且所述开关管栅压自举电路和开关管电路连接后输出射频差分信号，所述开关管电路具有 栅极，其特征在于：包括开关管栅压自举电路，所述自举电路采样所述中频差分信号，对所 述中频差分信号进行处理后经过两个第一电阻为所述开关管电路的栅极提供偏置电压。2.如权利要求1所述的CMOS上变频无源混频器，其特征在于：所述偏置电压等于所述 中频差分信号的共模电压与一个可编程电压之和再加上中频差分信号电压。3.如权利要求2所述的CMOS上变频无源混频器，其特征在于：所述可编程电压采用两 位控制字实现可编程。4.如权利要求2所述的CMOS上变频无源混频器，其特征在于：所述自举电路包括采样 电路、可编程叠加电压电路、全差分放大器及四个第二电阻，所述采样电路采样所述中频差 分信号的共模电压并将所述共模电压输出至所述可编程叠加电压电路，所述可编程叠加电 压电路将所述共模电压叠加所述可编程电压后得到一输出电压，所述输出电压输入至所述 差分放大器，所述中频差分信号的差分两端分别经过两所述第二电阻输入至所述全差分放 大器，所述全差分放大器的输入端和输出端通过两所述第二电阻连接。5.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述采样电路由两个阻 值相同的第三电阻组成。6.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述全差分放大器为带 共模反馈的全差分运算放大器。7.如权利要求4所述的CMOS上变频无源混频器，其特征在于：四个所述第二电阻阻值 相同。8.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述可编程叠加电压电 路包括M0S管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MP1、MP2及开关SwO、Swl，所述共模 电压输入所述M0S管MN1的栅极，所述M0S管MN1的漏极连接所述M0S管MP1的源极和所 述M0S管MP2的栅极，所述M0S管丽1的源极连接所述M0S管丽2的源极和所述M0S管丽5 的漏极，所述M0S管丽2的漏极连接所述M0S管MP2的源极、M0S管丽3的栅极及所述输出 电压，所述M0S管MN2的栅极连接所述M0S管MN3的源极、M0S管MN6的漏极、M0S管MN7的 漏极及M0S管MN8的漏极，所述M0S管MN3的漏极连接所述M0S管MP1的漏极、M0S管MP2 的漏极、M0S管MN4的漏极及M0S管MN6的栅极，所述M0S管MN4的栅极和漏极连接，且所 述M0S管MN4的源极连接所述M0S管MN5、MN6、MN7、MN8的源极后接地，所述M0S管MN6的 漏极连接所述M0S管MN2的栅极、M0S管MN3的源极、M0S管MN7的漏极和M0S管MN8的漏 极，所述开关SwO的一端连接所述M0S管MN6的栅极和所述开关Swl的一端，所述开关SwO 的另一端和所述开关Sw2的一端、M0S管MN8的源极连接后接地，所述开关SwO的控制端接 入控制信号ictrlO,所述开关Swl的控制端接入控制信号ictrll。9.如权利要求8所述的CMOS上变频无源混频器，其特征在于：所述开关管电路包括四 个M0S管Ml、M2、M3、M4,所述M0S管Ml的漏极连接所述M0S管M2的漏极后输出射频差分 信号的正端；所述M0S管M3的漏极连接所述M0S管M4的漏极后输出射频差分信号的负端， 所述M0S管M3的源极连接所述自举电路及所述M0S管Ml的源极，所述M0S管M4的源极连 接所述自举电路及所述M0S管M2的源极，所述M0S管M3的栅极连接所述M0S管M2的栅极， 所述M0S管M4的栅极连接所述M0S管Ml的栅极。
【专利摘要】本发明公开了一种CMOS上变频无源混频器，应用于无线通信系统中的射频发射机上，其包括相互连接的开关管栅压自举电路和开关管电路，且开关管栅压自举电路和开关管电路连接后输出射频差分信号。其中，自举电路采样中频差分信号，对其进行处理后经过两个第一电阻为开关管电路的栅极提供偏置电压。与现有技术相比，由于本发明的CMOS上变频无源混频器包括自举电路，使得开关管电路的栅极电压具有自举功能，该栅极电压能够自动跟随输入的中频差分信号的幅度进行变化。当该开关管电路导通时，因为其过驱动电压几乎保持恒定，因此导通电阻相应保持恒定，从而减少了谐波失真，提高了开关管的线性。
【IPC分类】H03D7/16
【公开号】CN105356852
【申请号】CN201510824867
【发明人】石磊, 李正平, 陈志坚
【申请人】广州一芯信息科技有限公司
【公开日】2016年2月24日
【申请日】2015年11月24日