载还包括与所述无源电感L7并接的无源电容CS，所述第二负载还包括与所述无源电感L8并接的无源电容C9，所述第三负载还包括与所述无源电感L9并接的无源电容C12，所述还包括与所述无源电感LlO并接的无源电容C13。
[0017]优选地，所述第一负载、第二负载、第三负载和第四负载为无源电阻。
[0018]优选地，还包括无源电阻R3和无源电阻R4，所述无源电阻R3串接在所述匪OS晶体管M3与所述NMOS晶体管M3和M4共栅极点V2之间，所述无源电阻R4串接在所述NMOS晶体管M4与所述NMOS晶体管M3和M4共栅极点V2之间。
[0019]优选地，所述尾电流11、12、13由NMOS晶体管实现，并通过电流镜折叠实现。
[0020]从上述技术方案可以看出，本发明提供的高线性度有源双平衡混频器分为两级，既实现较高的线性度和足够的增益，且对于输入晶体管(NM0S晶体管Ml和NMOS晶体管M2)来说，减小了跨导，避免了电压摆幅的问题。
【附图说明】
[0021]图1所示的电路为一种传统的有源双平衡混频器示意图
[0022]图2为本发明高线性度有源双平衡混频器的结构方框示意图
[0023]图3为本发明高线性度有源双平衡混频器的线性度仿真曲线的示意图
[0024]图4为本发明高线性度有源双平衡混频器的噪声曲线示意图
【具体实施方式】
[0025]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0026]请参阅图2，图2为本发明高线性度有源双平衡混频器的结构方框示意图。在本发明的实施例中，高线性度有源双平衡混频器可以包括第一级混频单元和第二级混频单元。如图所示，第一级混频单元位于无源电容ClO和无源电容CU的一端，第二级混频单元位于无源电容ClO和无源电容Cll电容的另一端；即从图中排列的位置关系看，无源电容ClO和无源电容CU的左边是第一级混频单元，无源电容ClO和无源电容CU电容的右边是第二级混频单元。
[0027]如图2所示，第一级混频单元可以包括射频正向信号支路、尾电流I1、无源电容Cl和射频负向信号支路。第一级混频单元的尾电流Il控制了第一级混频单元的功耗。在本发明的实施例中，NMOS晶体管Ml的源极是射频正向信号的输入端，NMOS晶体管M2的源极是射频负向信号的输入端。
[0028]射频正向信号支路可以包括匪OS晶体管Ml、NM0S晶体管M3、第一负载和射频正向信号的输入匹配。匪OS晶体管Ml的源极是射频正向信号1^_11的输入端。对于射频正向信号来说，匪OS晶体管Ml等效于一个共栅放大器。射频负向信号支路可以包括匪OS晶体管M2、WOS晶体管M4、第二负载和射频负向信号的输入匹配;匪OS晶体管M2的源极是射频负向信号1^_?的输入端。对于射频负向信号来说，NMOS晶体管M2等效于一个共栅放大器。
[0029]在本发明的实施例中，第一负载可以为无源电感L7，第二负载可以为无源电感L8，较佳地，第一负载还可以包括与无源电感L7并接的无源电容CS，第二负载还可以包括与无源电感L8并接的无源电容C9。
[0030]其中，匪OS晶体管Ml和NMOS晶体管M2共栅极，匪OS晶体管M3和NMOS晶体管M4共栅极;NMOS晶体管MI和匪OS晶体管M2的源极通过尾电流11接地;匪OS晶体管M3和匪OS晶体管M4漏极通过电容Cl接地;匪OS晶体管Ml经射频正向信号的输入匹配后等效于一个共栅放大器，射频正向信号经过共栅放大以后从NMOS晶体管Ml的漏极输出。该NMOS晶体管Ml漏极输出的信号通过无源电容C6交流耦合到匪OS晶体管M3的栅极，同时，NMOS晶体管Ml漏极输出的信号通过无源电感L5进入NMOS晶体管M3源极，最终信号从NMOS晶体管M3漏极输出到电容Cl O的一端;NMOS晶体管M3漏极通过第一负载同电源相连。
[0031]NMOS晶体管M2经射频负向信号的输入匹配后等效于一个共栅放大器，射频负向信号经过共栅放大以后从NMOS晶体管M2的漏极输出;NMOS晶体管M2漏极输出的信号通过无源电容C7交流耦合到匪OS晶体管M4的栅极，同时，匪OS晶体管M2漏极输出的信号通过无源电感L6进入匪OS晶体管M4源极，最终信号从匪OS晶体管M4漏极输出到电容11的一端，匪OS晶体管M4漏极通过第二负载同电源相连。
[0032]需要说明的是，在本发明的实施例中，NMOS晶体管M3和NMOS晶体管M4漏极通过电容Cl接地，该无源电容Cl是为了增加交流虚地，可以使得左右两个射频正向信号支路和射频负向信号支路在无源电容Cl处表现为交流对称，进一步增加了混频器的线性度。该无源电容Cl在本电路中为关键元件，不能省略，否则会显著影响线性度。在本发明的一些实施例中，无源电容Cl也可用无源电阻替代，无源电阻的阻值可以为5k?20k欧姆，优选1k欧姆。
[0033]在本发明的一个实施例中，射频正向信号的输入匹配可以包括无源电容C4和无源电感L3，无源电容C4并接在NMOS晶体管Ml栅极和源级之间，无源电感L3串接在NMOS晶体管Ml和M2共栅极点Vl与NMOS晶体管Ml栅极之间。射频负向信号的输入匹配包括无源电容C5和无源电感L4，无源电容C5并接在WOS晶体管M2栅极和源级之间，无源电感L4串接在匪OS晶体管Ml和M2共栅极点Vl与NMOS晶体管M2的栅极之间。
[0034]如图2所示，在本发明的另一个较佳的实施例中，频正向信号的输入匹配还可以包括无源电容C2和无源电阻Rl，无源电阻RI串接在无源电感L3与NMOS晶体管MI和M2共栅极点Vl之间，无源电容C2—端与无源电阻Rl和无源电感L3连接点相连，另一端接地。射频负向信号的输入匹配还可以包括无源电容C3和无源电阻R2，无源电阻R2串接在无源电感L4与NMOS晶体管Ml和M2共栅极点Vl之间，无源电容C3—端与无源电阻R2和无源电感L4连接点相连，另一端接地。
[0035]为增加信号摆幅，左半支路的信号路径的电感LI，右半支路的信号路径的电感L2。如图2所示，无源电感LI串接在NMOS晶体管Ml和尾电流11之间，无源电感L2串接在NMOS晶体管M2和尾电流Il之间。在本发明的其它实施例中，无源电感LI可以用第一无源电阻替换，无源电感L2可以由第二无源电阻替换，即第一无源电阻串接在匪OS晶体管Ml和尾电流Il之间，第二无源电阻串接在NMOS晶体管M2和尾电流11之间。
[0036]第二级混频单元包括匪OS晶体管M5、匪OS晶体管M6、匪OS晶体管M7、匪OS晶体管M8、M5、M6的尾电流I2、M7、M8的尾电流13、第三负载和第四负载，尾电流12和13控制了第二级混频器的功耗。其中，经过交流耦合电容C1的交流信号传输给匪OS晶体管M7与M8的源端，经过交流耦合电容C11的交流信号传输给NMOS晶体管M5与M6源端，NMOS晶体管M5与M6源端;NMOS晶体管M5漏端与M7漏端相连，NMOS晶体管M6漏端与M8漏端相连;本征正向信号L0_p从匪OS晶体管M5与M8栅端输入，本征负向信号L0_nWNM0S晶体管M6与M7的栅端输入，匪OS晶体管M5、M6、M7、M8形成基尔伯特混频结构，最终低中频信号的正向IF_p和负向IF_n分别从匪OS晶体管M8与M5的漏端传输出来;匪OS晶体管M5通过第三负载同电源相连，WOS晶体管M8通过第四负载同电源相连，电容的ClO另一端通过尾电流12接地，电容Cll的另一端通过尾电流13接地。
[0037]在本发明的一些实施例中，第三负载可以为无源电感L9，第四负载可以为无源电感L10。较佳地，第三负载还可以包括与无源电感L9并接的无源电容C12，第四负载还可以包括与无源电感LlO并接的无源电容C13。在本发明的其它实施例中，第一负载、第二负载、第三负载和第四负载均可以为无源电阻。
[0038]如图2所示，为增加偏置电压的准确性，本发明高线性度有源双平衡混频器还可以包括无源电阻R3和无源电阻R4，无源电阻R3串接在NMOS晶体管M3与NMOS晶体管M3和M4共栅极点V2之间，无源电阻R4串接在NMOS晶体管M4与NMOS晶体管M3和M4共栅极点V2之间。
[0039]在本发明的一些其它实施例中，尾电流11、12、