一种低复杂度近性能限的Turbo译码器的实现方法
【技术领域】
[0001 ]本发明属于无线通信领域，设及差错控制编码技术，特别设及低复杂度近性能限 的化Ao译码器的实现方法，可用于LTE和卫星通信系统。
【背景技术】
[0002] 差错控制编码技术是无线通信系统中保证信息可靠传输的关键技术之一。1948 年，香农提出了著名的信道编码定理，奠定了纠错码技术的理论基础。自此，学者和技术人 员一直不懈努力，寻找逼近信道容量的编码方案。
[0003] 1993年，C. Berrou等人提出了并行级联卷积码，即Turbo码，为逼近香农限的信道 编码技术开辟了新的道路。大量的计算机仿真表明，Turbo码在信噪比较低的信道环境下， 具有优异的纠错性能。Turbo码因其逼近香农限的性能被广泛应用于各种通信系统。目前， Turbo码已被应用于第S代移动通信系统，DVB-甜标准物理层协议，并被3GPP组织定位LTE 标准的信道编码方案。
[0004] Turbo码的最优译码算法是一种基于最大后验概率的算法，简称MAP算法，然而算 法中存在大量的乘法和非线性运算，使得硬件直接实现几乎不可能。Log-MAP算法是MAP算 法在对数域的映射，将MAP算法中的乘法运算转换为对数域的加法运算而几乎不损失性能， 尽管降低了复杂度，但是对数运算的硬件实现仍然是个难题。Max-Log-MAP算法是对Log-MAP算法的近似，因其实现简单，在工程领域得到了广泛的应用，但是仿真表明，Max-Log-MAP算法在误比特率为1〇- 6时，编码增益比Log-MAP算法损失了0.4dB。
[0005] 传统的基于MAP算法的化rbo译码器实现方案通常都是采用基于查找表的实现方 法，然而查找表的规模随着译码器内部信息位宽的增加呈指数增长，会增加忍片面积，同时 影响处理速度。而基于Max-Log-MAP算法的实现方案虽然复杂度较低，却损失了性能。
【发明内容】
[0006] 本发明的技术解决问题是：克服现有技术的不足，提出一种低复杂度近性能限的 Turbo译码器的实现系统，该方案可获得近Log-MAP算法的性能，同时复杂度远低于传统的 Log-MP实现方案。
[0007] 本发明的技术解决方案是:一种低复杂度近性能限的化rbo译码器的实现系统，包 括:解复用模块、第一存储器、第二存储器、第=存储器、SISO译码器、加法器、交织器、解交 织器、硬判决器；
[000引解复用模块对输入译码器的量化软信息，量化位宽为L，进行解复用，输入译码器 的量化软信息包括串行的比特软信息流、第一校验比特软信息流和第二校验比特软信息 流，解复用分流后得到并行的比特软信息流、第一校验比特软信息流和第二校验比特软信 息流，分别存储在第一存储器、第二存储器、第=存储器中；
[0009]将SISO译码器的先验信息初始化为零，然后SISO译码器从第一存储器、第二存储 器中读取比特软信息和第一校验比特软信息；
[0010]在读取比特软信息和第一校验比特软信息的同时，SISO译码器根据读取的比特软 信息与和第一校验比特软信息诗，确定转移度量n (s，s')的状态值，公式如下：
[0011]设定ft (.W')为转移度量，将反叫转移度量映射到化ellis图上，若在IYellis 图上存在一条从S到S'的路径，则片(s，s')按如下公式计算：
[OOU] 式中，Uk为输入的量化软信息预先编码后的比特，L(Uk)为Uk的先验信息乂;)和 王(；乂 ；)为比特软信息苗的先验信息和第一校验比特软信息诗的先验信息；
[0014]若将則S，/)为转移度量映射到Trellis图上，Trellis图上不存在从S到S'的路 径，则
[001引根据污(sy)，进行后向度量的迭代，迭代的初始条件为底(5)=' 0。A' ,迭 代的公式如下：
[0017]式中處的表示当前时刻的后向度量，度+,(S')表示当前时刻的下一时刻的后向度 量，片(5,5')表示转移度量，S表示当前时刻SISO译码器状态，S'表示当前时刻的下一时刻 SISO译码器状态。
[001引将迭代的初始条件氣+1(.0= 0' '三代入迭代公式右边的属,1(巧，即通过 -00, 具他 对Tr e 11 i S图上的路径求和计算，得到二元化cob i对数函数：
[0019] ma 巧（x，y) = ln(eX+ey)=max(x，y)+loga+e-|x-yl)
[0020] 做如下线性近似：
[0021 ]当 I x-y I >2.5时，max*(x,y) =max(x,y);
[0022] 当 I x-y I <2.5时，ma巧（x,y) =max(x,y)-〇. 25 X ( I x-y I -2.5);
[0023] 用度(_l(V)和&レ，v')代替max*(x，y)中的未知量x和y进行线性近似计算，计算后 的ma巧(X，y)即为后向度量反（.V);
[0024] 在读取比特软信息和第一校验比特软信息的同时，SISO译码器根据读取的比特软 信息和第一校验比特软信息，进行前向度量的迭代，初始条件为兩(S) = f ' " = 0。，迭代 -00,' 的公式如下：
[002引兩（.V) = , (.V') + ;;, (.v'，.s'));
[0026] 式中，或（.V)为当前时刻的前向度量，馬为当前时刻前一时刻的前向度量；
[0027] 根据当前时刻后向度量属（.V)和当前时刻前一时刻的前向度量每_1(〇，计算对数 似然比，对数似然比计算与前向度量计算同时进行，对数似然比计算公式如下
[0029] 式中，Mz;,;)表示对数似然比；
[0030] SISO译码器的先验信息，即输出的对数似然比信息初值，减去SISO译码器输出的 对数似然比，得到比特软信息，即得到交织器和解交织器的输入，分别送至交织器和解交织 器，进行交织或者解交织后，作为SISO译码器的新的先验信息反馈给SISO译码器，替换原来 的SISO译码器的先验信息，进行新一轮的迭代运算，直至达到设定的最大迭代次数时，输出 解交织后的比特软信息到硬判决器，硬判决器对该比特软信息进行硬判决，得到最终的判 决结果。
[0031] 所述多输入的化CObi对数函数采用并行多路计算。
[0032] 本发明相比现有技术具有如下优点：
[0033] 1)本发明采用基于分段线性近似的Log-MAP译码算法，比工程上常用的Max-Log-MP算法具有更好的纠错性能，逼近Log-MAP算法的性能，比基于查找表实现的Log-MAP算法 具有更低的复杂度；
[0034] 2)本发明在一次迭代译码的前后两个阶段复用同一个SISO译码器，比传统的实现 方案使用的硬件资源更少；
[0035] 3)本发明通过交织地址的逆序访问实现SISO译码器接收数据的同时进行译码，无 需等待接收完整数据块，减小了译码延迟。
【附图说明】
[0036] 图1是本发明的实现流程图；
[0037] 图2是本发明的硬件实现框图；
[0038] 图3是本发明关键运算单元电路图；
[0039] 图4是本发明的误比特率性能仿真图；
[0040] 图5是本发明的硬件综合资源示意图。
【具体实施方式】
[0041] 本发明的基本思路为:提出一种低复杂度近性能限的化rbo译码器的实现方法，主 要解决传统的基于查找表的化rl3〇译码器复杂度高，基于Max-Log-MAP算法的译码器性能差 的问题。该方法包括:对输入软信息流进行解复用并存储在RAM中；SISO(软输入软输出）译 码器根据译码器状态指示信号从RAM中选择数据;SISO译码器迭代计算后向度量、前向度量 和对数似然比，采用基于线性近似的Log-MAP算法;前后半轮迭代复用同一个SISO译码器； 逆序访问交织地址单元，对外信息进行交织和解交织。本发明通过对Log-MAP算法进行线性 近似，比传统的近似方案获得了更好的纠错性能，比基于查找表的方案大大降低了复杂度， 可用于LTE系统。
[0042]下面结合附图和具体实施例对本发明进行详细说明 [0043 ]如图2所示，本发明的系统实施步骤如下：
[0044] W1/3码率的化rbo码为例，输入译码器的信息流按照系统比特、第一校验比特、第 二校验比特的顺序依次输入，首先检测是否有有效数据输