进行迭代
[0104] ('S')二 max*(如 I (Y) + 户^V；))
[0105] 转移度量的计算与步骤3相同，对每一个目的状态S，在化ellis图上存在两个源状 态到S之间有路径。同样，需要对前向度量进行归一化 w〇6]萌林='。-a.v)-(;,(。)，其他
[0107] 前向度量的计算与对数似然比的计算同步，因此无需进行存储。
[0108] 步骤5:利用步骤3计算的后向度量和步骤4计算的前向度量计算关于发送比特的 对数似然比
[0109] 左化）二 m沪'片 I ('V') +户（'、.'，.、)+ 属 m內, (.V') +只
[0110] 上式右边第一项对应Trel Iis图上化=1的转移，一共有2?条转移，ma巧{xi}是多元 化CObi对数函数，可W用2"-1次二元化CObi对数函数进行等效的迭代运算，本方法中采用 并行流水结构，Wm = 2为例，有
[0111] max* (Xi, X2, X3, X4) = max* (max* (Xi, X2), max* (X3, X4))
[0112] 上式右边第二项对应化ellis图上Uk = O的转移，计算方法同上。由于采用了并行 流水结构，各级max*单元可同时并行运算，保证了译码器在每个时钟内可W输出一个发送 比特的对数似然比。
[0113] 步骤6:从SISO译码器输出的对数似然比中减去先验信息，送入交织器，同时，译码 器状态指示信号切换为1，指示译码器进入后半轮迭代。交织器的输出作为新的先验信息送 入SISO译码器，考虑到SISO译码器先计算后向度量，对交织器的存储单元按交织地址逆序 进行访问，运样交织器的输出是按照编码时刻逆序排列的。SISO译码器检测到有新的信息 输入时，根据状态指示信号判断当前处于后半轮迭代，从RAM中读取第二校验比特信息，系 统比特信息赋值为〇(运部分信息已经包含在先验信息中）。
[0114] 步骤7:重复步骤3到步骤5，完成后半轮迭代；
[0115] 步骤8:从SISO译码器输出的对数似然比中减去先验信息，送入解交织器，同时，译 码器状态指示信号切换为0。至此，一次完整的迭代过程完成。解交织器的输出作为下一次 迭代的先验信息送入SISO译码器，同样，对解交织器的存储单元按交织地址逆序进行访问。 SISO译码器检测到有新的信息输入时，根据状态指示信号判断当前处于前半轮迭代，从RAM 中读取系统比特信息和第一校验比特信息，开始新一轮迭代。
[0116] 步骤9:重复步骤3到步骤8，进行迭代译码。
[0117] 步骤10:当迭代次数达到设定的最大迭代次数时，完成最后一个半轮迭代后，将 SISO译码器的输出直接送入解交织器(无需减去先验信息），解交织器的输出送入硬判决器 进行硬判决，输出判决结果即译码结果。
[0118] 本发明的效果可通过W下仿真结果进一步说明：
[0119] 1.仿真条件
[0120] 采用LTE标准的化rbo码，码块长度K = 3520,码率为1/3,迭代10次。
[0121] 2.仿真内容与结果
[0122] 将本发明与采用Max-Log-MAP算法和基于查找表的Log-MAP算法方案的误比特率 进行仿真对比，仿真结果如图4所示。由图4可知，当误比特率为1(T 6时，本发明比采用Max-Log-MAP算法的方案性能提高了0.4地，逼近采用Log-MAP算法方案的性能。
[0123] 图5为本发明在Xilinx巧vsx95t-2ffll36忍片上的综合结果。由图5可知，本发明 比传统方案节省了近一半的资源，比相同结构的Max-Log-MAP方案仅增加了一倍的LUT资 源，即实现了低复杂度近性能限。
[0124] 本发明中未作详细描述的内容属于本领域的公知技术。
【主权项】
1. 一种低复杂度近性能限的Turbo译码器的实现系统，其特征在于包括:解复用模块、 第一存储器、第二存储器、第三存储器、SIS0译码器、加法器、交织器、解交织器、硬判决器； 解复用模块对输入译码器的量化软信息，量化位宽为L，进行解复用，输入译码器的量 化软信息包括串行的比特软信息流、第一校验比特软信息流和第二校验比特软信息流，解 复用分流后得到并行的比特软信息流、第一校验比特软信息流和第二校验比特软信息流， 分别存储在第一存储器、第二存储器、第三存储器中； 将SIS0译码器的先验信息初始化为零，然后SIS0译码器从第一存储器、第二存储器中 读取比特软信息和第一校验比特软信息； 在读取比特软信息和第一校验比特软信息的同时，SIS0译码器根据读取的比特软信息 4和第一校验比特软信息<，确定转移度量A 的状态值，公式如下： 设定尺(vl为转移度量，若在Trellis图上存在一条从的路径，则n(W')按如下 公式计算：式中，uk为输入的量化软信息预先编码后的比特，L(uk)为uk的先验信息，和 为比特软信息4的先验信息和第一校验比特软信息<的先验信息； 若Trellis图上不存在从的路径，则^ py) = 0 ; 根据夕h进行后向度量的迭代，迭代的初始条件为去代的 公式如下：式中A⑷表示当前时刻的后向度量，A+1 (乃表示当前时刻的下一时刻的后向度量， 尺（5,4表示转移度量，s表示当前时刻SIS0译码器状态，Y表示当前时刻的下一时刻SIS0 译码器状态； 将迭代的初始条'(代入迭代公式右边的及A"),即通过对 Tre 11 i s图上的路径求和计算，得到二元Jacob i对数函数： max*(x，y) = ln(ex+ey) =max(x，y)+log( 1+e-lx-yl) 做如下线性近似： ^ |x-y I >2.50\|',max*(x,y)=max(x,y)； 当 I x-y I〈2 · 5时，max*(x，y) =max(x，y)_0 · 25 X ( I x_y I _2 · 5); 用Λ+ι?*5')和代替胍林*^，：^)中的未知量x和y进行线性近似计算，计算后的胍叉* (x，y)即为后向度Μ:^(.ν); 在读取比特软信息和第一校验比特软信息的同时，SISO译码器根据读取的比特软信息 和第一校验比特软信息，进行前向度量的迭代，初始条件为，迭代的公 式如下：式中，为当前时刻的前向度量，为当前时刻前一时刻的前向度量； 根据当前时刻后向度量和当前时刻前一时刻的前向度量％计算对数似然 比，对数似然比计算与前向度量计算同时进行，对数似然比计算公式如下式中，Z七?A)表示对数似然比； SIS0译码器的先验信息，即输出的对数似然比信息初值，减去SIS0译码器输出的对数 似然比，得到比特软信息，即得到交织器和解交织器的输入，分别送至交织器和解交织器， 进行交织或者解交织后，作为SIS0译码器的新的先验信息反馈给SIS0译码器，替换原来的 SIS0译码器的先验信息，进行新一轮的迭代运算，直至达到设定的最大迭代次数时，输出解 交织后的比特软信息到硬判决器，硬判决器对该比特软信息进行硬判决，得到最终的判决 结果。2. 根据权利要求1所述的一种低复杂度近性能限的Turbo译码器的实现系统，其特征在 于:从第三存储器中读取第二校验比特软信息，代替第一校验比特软信息。3. 根据权利要求1所述的一种低复杂度近性能限的Turbo译码器的实现系统，其特征在 于:所述多输入的Jacobi对数函数采用并行多路计算。
【专利摘要】本发明公开了一种低复杂度近性能限的Turbo译码器的实现方法，主要解决传统的基于查找表的Turbo译码器复杂度高，基于Max-Log-MAP算法的译码器性能差的问题。该方法包括：对输入软信息流进行解复用并存储在RAM中；SISO(软输入软输出)译码器根据译码器状态指示信号从RAM中选择数据；SISO译码器迭代计算后向度量、前向度量和对数似然比，采用基于线性近似的Log-MAP算法；前后半轮迭代复用同一个SISO译码器；逆序访问交织地址单元，对外信息进行交织和解交织。本发明通过对Log-MAP算法进行线性近似，比传统的近似方案获得了更好的纠错性能，比基于查找表的方案大大降低了复杂度，可用于LTE系统。
【IPC分类】H03M13/29
【公开号】CN105634508
【申请号】CN201510969407
【发明人】李雄飞, 孙垂强, 张鹏, 张璐, 马楠
【申请人】西安空间无线电技术研究所
【公开日】2016年6月1日
【申请日】2015年12月21日