带dac补偿与电荷泵线性化技术的小数分频频率综合器的制造方法
【技术领域】
[0001]本实用新型涉及一种频率综合器，具体涉及的是一种带DAC补偿与电荷泵线性化技术的小数分频频率综合器。
【背景技术】
[0002]随着无线通信技术的发展，频率综合器作为本地振荡器得到越来越广泛的应用。传统的整数分频频率综合器频率分辨率为参考时钟频率，环路带宽与频率分辨率的折中使其在兼顾各项指标时非常受限。小数分频频率综合器克服了上述限制，当锁定在较高参考频率时仍能提供窄频率步进。参考频率越高，允许设置环路带宽越宽，从而环路锁定时间越短、压控振荡器对带内相位噪声的贡献也越小。
[0003]然而杂散和量化噪声一直是小数分频频率综合器面临的主要问题，电荷泵作为频率综合器重要组成单元，实际工作中，面临晶体管电荷注入、时钟馈通、沟道长度调制等一系列非理想因素影响，产生失配电流与纹波，导致在零相位误差附近出现非线性区域。当应用于小数分频时，鉴频鉴相器两输入端相位信号在零相位差附近不断切换，使得整形后的高频量化噪声转换到低频，恶化带内相位噪声，Σ -△调制器阶数越高，这种恶化现象越为严重。SMMASHl-l-l结构由于实现简单且不存在稳定性问题而得到广泛应用，级联的高阶Σ -Δ调制器可以将量化噪声转换到高频，通过频率综合器的环路滤波器进行低通滤波，滤掉高频噪声，从而达到噪声整形的目的。Σ-Δ调制器整形后的量化噪声以40dB/10倍频的速度上升集中在高频区域，导致频率综合器输出产生大量相位噪声。减小环路带宽可以改善这一现象，但是增加环路锁定时间、降低了抑制压控振荡器相位噪声能力。此外，由于Σ _△调制器输入为固定值，导致其输出序列存在周期性，这一周期性频率及其谐波使得调制器输出序列功率谱出现难以被低通滤波器滤除的毛刺，进而引起小数杂散。
【实用新型内容】
[0004]针对上述技术的不足，本实用新型提供了一种带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其具有频率综合器芯片全集成、高性能、低成本和小型化的特点。
[0005]为了实现上述目的，本实用新型采用的技术方案如下:
[0006]带DAC补偿与电荷泵线性化技术的小数分频频率综合器，包括:
[0007]参考缓冲器，用于将外部晶振信号转换成方波；
[0008]输入参考分频器，用于将方波进行分频，得到参考时钟频率；
[0009]压控振荡器，用于输出频率信号；
[0010]可编程双模前置分频器，用于对压控振荡器输出的频率信号实现PN+S分频，得到反馈时钟信号，P、N和S均为自然数；
[0011]调制器，用于接收分频信号，并向可编程双模前置分频器输出动态调节程控P和S的输入值，改变可编程双模前置分频器的分频比；
[0012]鉴频鉴相器，用于比较参考时钟频率信号与反馈时钟信号的相位差，并产生相应宽度的脉冲电平；
[0013]环路滤波器，用于将鉴频鉴相器的脉冲电平转换成压控振荡器的输入控制电压；
[0014]电荷泵电路，用于在鉴频鉴相器脉冲电平的控制下，对环路滤波器进行充电；
[0015]脉冲信号发生器，用于接收反馈时钟信号，并向电荷泵电路输出高电平窄脉冲信号，控制电荷泵电路的导通时间；
[0016]频率校准电路，用于接收输入控制电压，并自动切换压控振荡器电容阵列开关，使其达到预设频率。
[0017]具体地说，所述电荷泵电路包括主核心充放电电路，以及均与该主核心充放电电路连接的直流失调电路和数模转换电路；所述数模转换电路连接脉冲信号发生器。
[0018]进一步地，所述主核心充放电电路包括参考电流电路，以及均与该参考电流电路连接的充放电电路、第二运算放大器和正极接参考电源Vref的第一运算放大器；所述第一运算放大器和第二运算放大器均与充放电路连接，所述直流失调电路和数模转换电路均同时连接参考电流电路和充放电电路。
[0019]再进一步地，所述参考电流电路包括栅极接地GND、且源极接电源VDD的晶体管M1，源极与该晶体管Ml漏极连接、漏极连接第二运算放大器正极、且栅极同时连接充放电电路和第二运算放大器输出端及直流失调电路的晶体管M2，漏极与该晶体管M2漏极连接、源极连接第一运算放大器负极、且栅极同时连接第一运算放大器输出端和充放电电路及数模转换电路的晶体管M3，以及漏极通过电阻Rl连接晶体管M3源极、栅极接电源VDD、且源极接地GND的晶体管M4。
[0020]更进一步地，所述充放电电路包括栅极用于接收脉冲电平的UP信号、源极接电源VDD的晶体管M5，源极与该晶体管M5源极连接、漏极连接第二运算放大器负极、且栅极同时连接晶体管M2栅极和直流失调电路的晶体管M6，漏极与晶体管M6漏极连接并作为电荷泵输出连接到环路滤波器、栅极同时连接晶体管M3栅极和数模转换电路及第二运算放大器输出端的晶体管M7，以及漏极通过电阻R2连接晶体管M7源极、栅极用于接收脉冲电平的DN信号、且源极接地GND的晶体管M8。
[0021]作为优选，所述压控振荡器为LC压控振荡器。
[0022]作为优选，所述调制器为三阶Σ -Δ调制器。
[0023]具体地说，所述频率校准电路包括依次串联的电阻R5、电阻R6、电阻R7、电阻R8、电阻R9，连接在电阻R5和电阻R6公共端之间的开关SWl，连接在电阻R6和电阻R7公共端之间的开关SW2，连接在电阻R7和电阻R8公共端之间的开关SW3，连接在电阻R8和电阻R9公共端之间的开关SW4，正极连接开关SWl或开关SW2公共端、负极用于接收输入控制电压的第一电压比较器，负极连接开关SW3或开关SW4公共端、正极用于接收输入控制电压的第二电压比较器，均与第一电压比较器输出端连接的与非门芯片和第一反向器，以及通过与非门芯片连接第二电压比较器输出端的第二反向器；所述电阻R5—端接电源VDD，所述电阻R9 —端接地GND。
[0024]与现有技术相比，本实用新型具有以下有益效果:
[0025]本实用新型通过内部集成自动频率校准功能锁相环和压控振荡器，并加入直流失调电流和数模转换补偿，有效地降低了小数杂散和量化噪声，解决了现有技术所存在的问题，因此，本实用新型具有很高的实用价值和推广价值。
【附图说明】
[0026]图1为本实用新型的电路原理图。
[0027]图2为电荷泵电路的结构图。
[0028]图3为压控振荡器的电路原理图。
[0029]图4为调制器的电路原理图。
[0030]图5为频率校准电路的结构图。
【具体实施方式】
[0031]下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。
实施例
[0032]如图1?5所示，本实用新型提供了带DAC补偿与电荷泵线性化技术的小数分频频率综合器，可以有效降低量化噪声和小数杂散。本实用新型包括参考缓冲器(OSC Buffer)、输入参考分频器(R Counter)、鉴频鉴相器(PFD)、脉冲信号发生器(PulseGenerator)、电荷泵电路(Charge Pump)、压控振荡器(VC0)、由前置分频器(Prescaler)和可编程分频器(PS Count