连接在电阻R6和电阻R7公共端之间的开关SW2，连接在电阻R7和电阻R8公共端之间的开关SW3，连接在电阻R8和电阻R9公共端之间的开关SW4，正极连接开关SWl或开关SW2公共端、负极用于接收输入控制电压的第一电压比较器Compl，负极连接开关SW3或开关SW4公共端、正极用于接收输入控制电压VTUNE的第二电压比较器Comp2，均与第一电压比较器输出端连接的与非门芯片和第一反向器INV1，以及通过与非门芯片NAND连接第二电压比较器输出端的第二反向器INV2 ;所述电阻R5 —端接电源VDD，所述电阻R9 —端接地GND。第一电压比较器输出端连接与非门芯片和第一反向器的输入端，可以给定频率升降指示信号(DIREC)。而第二电压比较器输出到与非门芯片后经第二反相器，给定输入控制电压是否位于预设电压范围指示信号(INRANGE)。两路输出信号结合锁定检测信号，控制数字频率校准电路，调节压控振荡器振荡频率，待环路在预设窗口电压锁定后，关闭校准电路。
[0050]本实用新型的主要工作原理如下:
[0051]将本实用新型接入外部晶振，然后参考缓冲器将外部输入晶振信号转换成方波，并经输入参考分频器分频得到参考时钟频率。同时，压控振荡器输出频率，并通过可编程双模前置分频器实现PN+S分频。调制器输出动态调节程控分频器P和S输入值，进而改变反馈分频比，并通过长时间计数取平均值得到预设小数分频。脉冲信号发生器产生高电平窄脉冲信号，控制直流失调电流与DAC电流的导通时间。鉴频鉴相器比较参考时钟信号与反馈时钟信号相位差，产生相应宽度脉冲电平控制电荷泵电路对环路滤波器进行充放电，并进一步转换为压控振荡器的输入控制电压，从而调节振荡的频率。频率校准电路结合环路反馈特性，自动切换压控振荡器电容阵列开关，使其达到预设频率。
[0052]本实用新型采用了现有应用成熟的控制技术和设备，并改进了其电路结构，然后通过合理的方式将这些技术进行组合，从而很好地实现了频率综合器芯片全集成、高性能、低成本和小型化的目的，有效地降低了量化噪声和小数杂散。
[0053]上述实施例仅为本实用新型的优选实施例，并非是对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。
【主权项】
1.带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，包括: 参考缓冲器，用于将外部晶振信号转换成方波； 输入参考分频器，用于将方波进行分频，得到参考时钟频率； 压控振荡器，用于输出频率信号； 可编程双模前置分频器，用于对压控振荡器输出的频率信号实现PN+S分频，得到反馈时钟信号，P、N和S均为自然数； 调制器，用于接收分频信号，并向可编程双模前置分频器输出动态调节程控P和S的输入值，改变可编程双模前置分频器的分频比； 鉴频鉴相器，用于比较参考时钟频率信号与反馈时钟信号的相位差，并产生相应宽度的脉冲电平； 环路滤波器，用于将鉴频鉴相器的脉冲电平转换成压控振荡器的输入控制电压； 电荷泵电路，用于在鉴频鉴相器脉冲电平的控制下，对环路滤波器进行充电； 脉冲信号发生器，用于接收反馈时钟信号，并向电荷泵电路输出高电平窄脉冲信号，控制电荷泵电路的导通时间； 频率校准电路，用于接收输入控制电压，并自动切换压控振荡器电容阵列开关，使其达到预设频率。
2.根据权利要求1所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述电荷泵电路包括主核心充放电电路，以及均与该主核心充放电电路连接的直流失调电路和数模转换电路；所述数模转换电路连接脉冲信号发生器。
3.根据权利要求2所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述主核心充放电电路包括参考电流电路，以及均与该参考电流电路连接的充放电电路、第二运算放大器和正极接参考电源Vref的第一运算放大器；所述第一运算放大器和第二运算放大器均与充放电路连接，所述直流失调电路和数模转换电路均同时连接参考电流电路和充放电电路。
4.根据权利要求3所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述参考电流电路包括栅极接地GND、且源极接电源VDD的晶体管Ml，源极与该晶体管Ml漏极连接、漏极连接第二运算放大器正极、且栅极同时连接充放电电路和第二运算放大器输出端及直流失调电路的晶体管M2，漏极与该晶体管M2漏极连接、源极连接第一运算放大器负极、且栅极同时连接第一运算放大器输出端和充放电电路及数模转换电路的晶体管M3，以及漏极通过电阻Rl连接晶体管M3源极、栅极接电源VDD、且源极接地GND的晶体管M4。
5.根据权利要求4所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述充放电电路包括栅极用于接收脉冲电平的UP信号、源极接电源VDD的晶体管M5，源极与该晶体管M5源极连接、漏极连接第二运算放大器负极、且栅极同时连接晶体管M2栅极和直流失调电路的晶体管M6，漏极与晶体管M6漏极连接并作为电荷泵输出连接到环路滤波器、栅极同时连接晶体管M3栅极和数模转换电路及第二运算放大器输出端的晶体管M7，以及漏极通过电阻R2连接晶体管M7源极、栅极用于接收脉冲电平的DN信号、且源极接地GND的晶体管M8。
6.根据权利要求5所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述压控振荡器为LC压控振荡器。
7.根据权利要求6所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述调制器为三阶Σ - Λ调制器。
8.根据权利要求7所述的带DAC补偿与电荷泵线性化技术的小数分频频率综合器，其特征在于，所述频率校准电路包括依次串联的电阻R5、电阻R6、电阻R7、电阻R8、电阻R9，连接在电阻R5和电阻R6公共端之间的开关SWl，连接在电阻R6和电阻R7公共端之间的开关SW2，连接在电阻R7和电阻R8公共端之间的开关SW3，连接在电阻R8和电阻R9公共端之间的开关SW4，正极连接开关SWl或开关SW2公共端、负极用于接收输入控制电压的第一电压比较器，负极连接开关SW3或开关SW4公共端、正极用于接收输入控制电压的第二电压比较器，均与第一电压比较器输出端连接的与非门芯片和第一反向器，以及通过与非门芯片连接第二电压比较器输出端的第二反向器；所述电阻R5 —端接电源VDD，所述电阻R9 —端接地GND。
【专利摘要】本实用新型公开了一种带DAC补偿与电荷泵线性化技术的小数分频频率综合器，包括参考缓冲器、输入参考分频器、鉴频鉴相器、脉冲信号发生器、电荷泵电路、环路滤波器、压控振荡器、由前置分频器和可编程分频器组成的可编程双模前置分频器、调制器以及频率校准电路。本实用新型设计合理、稳定性高，具有频率综合器芯片全集成、高性能、低成本和小型化的特点，有效地降低了量化噪声和小数杂散。
【IPC分类】H03L7-18
【公开号】CN204425319
【申请号】CN201520174430
【发明人】赵新强, 万佳, 谢李萍, 万彬, 韩文涛, 刘颖
【申请人】成都爱洁隆信息技术有限公司
【公开日】2015年6月24日
【申请日】2015年3月26日