压Vin通过第 一开关SsH连接到电容C0至电容C8的下极板。第一开关SSH在第一时序信号的控制下断开 和闭合。
[0032] 在采样阶段，第一开关SsH闭合，选择开关S8连接差分输入电压VCWP，选择开关SO 至选择开关S7连接差分输入电压V,?。此时，电容CO至电容C8的下极板上积累的电荷总 和为：
[003引Q= 128C* (Vin-V邸FP) +128C* (Vin-V服刚）（1)。
[0034] 在量化阶段，第一开关SsH断开，首先开关SO至开关S8保持状态不变，X节点的电 压保持为Vin。比较器U1比较Vin和VeaM，比较的阔值为V〇?，比较结果确定SARADC的输 出数字信号Dout的最高有效位MSB。如果Vin小于VeaM，输出数字信号Dout的最高有效位 MSB为0,SAR逻辑控制电路U2将开关S7连接到Vkepp。根据电荷守恒，此时X节点的电压为 Vin+ (V胃-V胃)/4,比较器U1比较的是Vin+ (V胃-V胃)/4和Vmi。输入模拟电压Vin的范 围为扔。"-(乂胃-乂胃)/2:￥〇?+(￥胃-乂胃)/2]，此次比较结果确定541?400的输出数字信号 Dout的次高有效化阔值为Ve"-(V胃-V胃)/4。同理，若Vin<Ve"-(V胃-V胃)/4,在第立 步比较中将选择开关S6连接到Vkefp，第S步比较的阔值为V〇?-3*(Vkepp-Vke?)/8。
[0035] 如果输入模拟电压足够小，例如接近输入范围的下限，则从最高有效位至最低有 效位逐位确定输出数字信号Dout。Vin依次和VmM、VecM- (Vkepp-Vke?) /4、V?-3* (V胃-V。?) /8 等阔值比较。直至阔值￥。。"-(27-1)*(￥,6^-乂^6?)/28，确定输出数字信号〇〇11*的最低有效位 LSB。
[0036] 如果输入的模拟信号Vin小于心"-(27-1)*(V胃-V胃)/28,则输出的数字信号 Dout= 0000 0000,最小分辨率为（Vkepp-Vke?)/28,传输曲线为一条直线。为了方便分析，将 [000000000:11111111]模拟化为[-(V胃-V胃)/2 ; (V胃-V胃)/2]，可W得到图3中的理想 的传输曲线Vout=Vin-VcDM。
[0037] W上讨论是基于电容网络和比较器U1均为理想状况的假设下，而事实上真正制 造出来的器件的参数在绝对值和一致性上均存在一定的非理想状态。在该种上极板采样结 构的开关电容网络中，比较器U1的输入端的X节点的寄生电容Cp就是对系统整体线性度 非常敏感的参数。
[0038] 图2为图1中的电荷标定型SARADC考虑了寄生电容Cp的等效电路图。从上述推 导可知，寄生电容Cp不会影响第一步的比较结果，即比较器U1比较的还是Vin和VeaM。在 后续比较中，寄生电容Cp参与了电荷分配，因此X节点的电压将受到寄生电容Cp的影响。 如果寄生电容Cp是固定电容，那么SARADC的输出数字信号的各位的比较阔值也会线性变 化。如图3所示，在寄生电容Cp线性变化的情形下，SARADC的输入输出曲线只会显示出 增益的变化并不影响其线性度，系统增益可W校准。
[0039] 然而，实际的比较器U1的输入端是M0S阳T的栅极，在整个SARADC比较过程中， 该M0SFET经常处于截止区、亚阔值区、线性区、饱和区等各状态之间切换，各个状态间栅电 容变化是非线性的。尤其在该晶体管尺寸较大时，寄生电容Cp的非线性足W影响整个系统 的非线性。如图3所示，在寄生电容Cp非线性变化的情形下，SARADC的输入输出曲线的 线性度受到显著的影响。X点电压在接近VeaM附近，输入管越接近饱和区，其寄生电容Cp越 大，推导出来传输函数的斜率越大，而越靠近阔值两端，传输函数的斜率越小。
[0040] 图4示出根据本实用新型的实施例的8位电荷标定型SARADC的实施例的电路图， 该SARADC包括；比较器U1、第一开关SsH、开关电容网络100、开关S10、SAR逻辑控制电路 U2。其中，电容Cp为比较器U1的输入端的寄生电容。
[0041] 比较器U1的同相输入端经由第一开关SsH连接至输入模拟电压，反相输入端连接 共模电压V?。比较器U1的输出端连接SAR逻辑控制电路U2的输入端。SAR逻辑控制电 路U2输出输出数字信号Dout。
[0042]开关电容网络100包括电容CO至电容C8,选择开关SO至选择开关S8。电容CO 至电容C8为采用CMOS工艺的MIM电容，采用上极板采样结构，电容CO至电容C8的上极板 分别连接选择开关SO至S8,电容C0至电容C8的下极板分别连接至比较器U1的同相输入 端。输入模拟电压Vin通过第一开关SsH连接到电容C0至电容C8的下极板。第一开关在 第一时序信号的控制下断开和闭合。选择开关SO至选择开关S8在SAR逻辑控制电路U2 的控制下分别连接差分输入参考电压Vkepp、Vke?中的一个。电容C0至电容C8的大小分别 为C、C、2C、22C、23C、24C、25C、26C、27C。
[0043] 电容CO至电容C8的下极板通过开关S10连接比较器U1的同相输入端。开关S10 在第二时序信号的控制下闭合和断开，其中，第二时序信号是第一时序信号的反相信号。
[0044] 在采样阶段，第一开关SsH闭合，开关S10断开。寄生电容Cp不参与采样。
[0045] 在量化阶段，第一开关SsH断开，开关S10闭合。SARADC完成对分查找将输入模 拟电压转换为输出数字信号Dout。
[0046] 上述的第一时序信号和第二时序信号可W由模数转换器自身的时钟电路或外部 的时钟电路产生。
[0047] 下面详细描述通过开关S10和第二时序信号提高模数转换器的系统线性度的原 因：
[0048] 首先考虑没有开关S10和第二时序信号的情况。由于寄生电容Cp是M0SFET的栅 极寄生电容，它的大小随着M0SFET的导通状态发生变化，而栅极电压确定M0SFET的导通状 态，因此Cp的大小是栅极电压，也即X节点的电压Vx的函数，即Cp=f(Vx)。同样，根据X 节点电荷总量守恒，在计入寄生电容Cp的影响后，每步与输入模拟电压比较的阔值频长为
[0049]
【主权项】
1. 一种模数转换器，其特征在于，包括： 开关电容网络，所述开关电容网络包括多个电容，所述多个电容的第一端连接至公共 的第一节点以接收输入模拟电压，所述多个电容的第二端各自独立地在第一参考电压和第 二参考电压之间切换，第一参考电压和第二参考电压的数值不同； 比较器，所述比较器的第一输入端连接至第一节点，第二输入端接收共模电压； 逐次逼近逻辑电路，所述逐次逼近逻辑电路的输入端连接至所述比较器的输出端，输 出端提供与输入模拟电压相对应的输出数字信号， 其中，所述模数转换器的工作周期包括采样阶段和量化阶段，在采样阶段中，所述比较 器的第一输入端与第一节点之间断开，在量化阶段中，所述比较器的第一输入端与第一节 点之间连接。
2. 根据权利要求1所述的模数转换器，其特征在于，还包括： 第一开关，所述第一开关的第一端接收输入模拟电压，所述第一开关的第二端连接至 第一节点；以及 第二开关，所述第二开关的第一端连接至所述第一开关的第二端，所述第二开关的第 二端连接至所述比较器的第一输入端。
3. 根据权利要求2所述的模数转换器，其特征在于，所述模数转换器的最小分辨率为： Af(Vx)*VC0M/2n*C-VEEF/2n, 其中，Vkef= V KEFP_V_，Vkefp和Vkefp分别表示所述第一参考电压和所述第二参考电压， Vot表示所述共模电压，η表示所述模数转换器的位数，f (Vx)表示所述比较器的第一输入 端寄生电容，C表示所述开关电容网络中的所述多个开关电容的最小电容值。
4. 根据权利要求2所述的模数转换器，其特征在于，所述模数转换器还包括时钟电路， 用于产生第一时序信号、第二时序信号和第三时序信号。
5. 根据权利要求1所述的模数转换器，其特征在于，所述开关电容网络中的电容为 CMOS工艺的金属-绝缘层-金属电容。
【专利摘要】公开了一种模数转换器。所述模数转换器包括：开关电容网络，比较器，逐次逼近逻辑电路。所述模数转换器的工作周期包括采样阶段和量化阶段，在采样阶段中，所述比较器的第一输入端与开关电容网络断开，在量化阶段中，所述比较器的第一输入端与开关电容网络连接。本实用新型的模数转换器避免了比较器输入端的寄生电容参与输入模拟电压的采样，显著减轻了寄生电容对模数转换器线性度的影响，提高了系统的线性度。
【IPC分类】H03M1-12
【公开号】CN204559546
【申请号】CN201520397412
【发明人】陈灿锋, 郑泉智, 潘华兵
【申请人】杭州士兰微电子股份有限公司
【公开日】2015年8月12日
【申请日】2015年6月10日