一种新型低成本分频电路的制作方法
【技术领域】
[0001] 本实用新型设及一种新型低成本分频电路。
【背景技术】
[0002] 传统目前常用的分频电路如图1所示，即通过T触发器串联实现分频功能，其缺点 在于；如需在使用过程中改变分频倍速，必须改变该电路的硬件接线，而且要增加相关必要 的元件个数，较为繁琐，而且分频倍数仅为2的倍数，如2, 8, 16,无法实现任意倍数的分频， 该使得该分频电路使用便捷性受到很大的影响。
【发明内容】
[0003] 本实用新型的目的在于提供一种新型低成本分频电路，W克服现有技术中存在的 缺陷；且本实用新型结构简单，易于实现。
[0004]为实现上述目的，本实用新型的技术方案是：一种新型低成本分频电路，其特征在 于，包括一分频输入电路；该分频输入电路的第一端与一第一计数电路的第一端相连；所 述第一计数电路的第二端与一第一阔值输入电路的第一端相连，所述第一计数电路的第= 端与一第一比较电路的第一端相连，所述第一计数电路的第四端与一第二计数电路的第一 端相连；所述第一阔值输入电路的第二端与所述第一比较电路的第二端相连；所述第二计 数电路的第二端与一第二阔值输入电路的第一端相连，所述第二计数电路的第=端与一第 二比较电路的第一端相连；所述第二阔值输入电路的二端与所述第二比较电路的第二端相 连；所述第二比较电路的第=端与所述第一比较电路的第=端相连；所述第二比较电路的 第四端作为所述新型低成本分频电路的输出端，并接入一计数置位电路的第一端；所述计 数置位电路的第二端与所述分频输入电路的第二端相连，所述计数置位电路的第=端分别 与所述第一计数电路的第五端和所述第二计数电路的第四端相连。
[0005] 在本实用新型一实施例中，所述分频输入电路包括第一与非口电路和第二与非口 电路；所述第一与非口电路的第一输入端输入减脉冲信号；所述第二与非口电路的第一输 入端输入加脉冲信号；所述第一与非口电路的第二输入端与所述第二与非口电路的第二输 入端相连，并作为所述分频输入电路的第二端；所述第一与非口电路的输出端与所述第二 与非口电路的输出端分别连接至所述第一计数电路。
[0006] 在本实用新型一实施例中，所述第一计数电路包括一第一计数器40193;所述第 一计数器40193的CP+端与所述第二与非口电路的输出端相连；所述第一计数器40193的 CP-端与所述第一与非口电路的输出端相连；所述第一计数器40193的R端作为所述第一 计数电路的第五端。
[0007] 在本实用新型一实施例中，所述第一比较电路包括一第一比较器4585 ;所述第一 比较器4585的A0端、A1端、A2端W及A3端分别对应与所述第一计数器40193的Q1端、 Q2端、Q3端W及Q4端相连；所述第一比较器4585的（A〉B)IN端W及（A=B)IN端接高电 平，（A<B)IN端接地。
[0008] 在本实用新型一实施例中，所述第一阔值输入电路包括一第一拨码开关SI;所述 第一拨码开关S1的第一输入端至第四输入端分别接高电平；所述第一拨码开关S1的第一 输出端至第四输出端分别对应与所述第一计数器40193的DPI端、DP2端、DP3端W及DP4 端相连；所述第一拨码开关S1的第一输出端还经第四电阻（R4)的一端连接至所述第一比 较器4585的B3端，第二输出端还经第=电阻巧3)的一端连接至所述第一比较器4585的 B2端，第S输出端还经第二电阻巧2)的一端连接至所述第一比较器4585的B1端，第四输 出端还经第一电阻巧1)的一端连接至所述第一比较器4585的B0端，且所述第一电阻巧1) 的另一端、所述第二电阻巧2)的另一端、所述第S电阻巧3)的另一端W及所述第四电阻 (R4)的另一端相连并接地。
[0009] 在本实用新型一实施例中，所述第二计数电路包括一第二计数器40193;所述第 二计数器40193的CP+端与所述第一计数器40193的端相连；所述第二计数器40193的 CP-端与所述第一计数器40193的瓦^端相连；所述第二计数器40193的R端作为所述第二 计数电路的第四端；所述第二计数器40193的55端分别与所述第一计数器40193的瓦^端 W及所述第二计数器40193的端相连。
[0010] 在本实用新型一实施例中，所述第二比较电路包括一第二比较器4585;所述第二 比较器4585的A0端、A1端、A2端W及A3端分别对应与所述第二计数器40193的Q1端、 Q2端、Q3端W及Q4端相连；所述第二比较器4585的（A〉B)IN端接高电平；所述第二比较 器4585的（A=B)IN端与所述第一比较器4585的（A=B)OUT端相连；所述第二比较器 4585的（A<B)IN端与所述第一比较器4585的（A<B)OUT端相连；；所述第二比较器4585 的（A〉B)0UT端作为所述第二比较电路的第四端。
[0011] 在本实用新型一实施例中，所述第二阔值输入电路包括一第二拨码开关S2 ;所述 第二拨码开关S2的第一输入端至第四输入端分别接高电平；所述第二拨码开关S2的第一 输出端至第四输出端分别对应与所述第二计数器40193的DPI端、DP2端、DP3端W及DP4 端相连；所述第二拨码开关S2的第一输出端至第四输出端还分别对应与所述第二比较器 4585的B3端、B2端W及B1，B0端相连，所述第二拨码开关S2的四个输出端还分别经第五 电阻巧5)的一端、第六电阻（R6)的一端、第走电阻巧7)的一端W及第八电阻（R8)的一端 与所述第二比较器4585的B0,B1，B2,B3端相连，且所述第五电阻巧5)的另一端、所述第 六电阻（R6)的另一端、所述第走电阻巧7)的另一端W及所述第八电阻（R8)的另一端相连 并接地。
[0012] 在本实用新型一实施例中，所述计数置位电路包括一第=与非口电路和一非口电 路；所述第=与非口电路的第一输入端作为所述计数置位电路的第二端；所述第=与非口 电路的第二输入端作为所述计数置位电路的第一端；所述第=与非口电路的输出端与所述 非口电路的输入端相连；所述非口电路的输出端作为所述计数置位电路的第=端。
[0013] 相较于现有技术，本实用新型具有W下有益效果；本实用新型所提出的一种新型 低成本分频电路，实现了分频倍数可W为任何整数，不限制于现有的分频电路中仅为2的 倍数的分频方式，而且仅仅通过改动拨码开关即可实现分频倍数的修改或设置，不需要做 任何硬件电路的修改，操作简单简洁，而且高效稳定，成本较低。
【附图说明】
[0014] 图1是常规技术中采用的分频电路的电路图。
[0015] 图2是本实用新型一实施例中新型低成本分频电路的电路原理图。
[0016] 图3是本实用新型一实施例中新型低成本分频电路的电路连接示意图。
【具体实施方式】
[0017] 下面结合附图，对本实用新型的技术方案进行具体说明。
[0018] 本实用新型提供一种新型低成本分频电路，如图2所示，包括一分频输入电路；该 分频输入电路的第一端与一第一计数电路的第一端相连；所述第一计数电路的第二端与一 第一阔值输入电路的第一端相连，所述第一计数电路的第=端与一第一比较电路的第一 端相连，所述第一计数电路的第四端与一第二计数电路的第一端相连；所述第一阔值输入 电路的第二端与所述第一比较电路的第二端相连；所述第二计数电路的第二端与一第二阔 值输入电路的第一端相连，所述第二计数电路的第=端与一第二比较电路的第一端相连； 所述第二阔值输入电路的二端与所述第二比较电路的第二端相连；所述第二比较电路的第 =端与所述第一比较电路的第=端相连；所述第二比较电路的第四端作为所述新型低成本 分频电路的输出端，并接入一计数置位电路的第一端；所述计数置位电路的第二端与所述 分频输入电路的第二端相连，所述计数置位电路的第=端分别与所述第一计数电路的第五 端和所述第二计数电路的第四端相连。
[0019] 进一步的，在本实施例中，如图3所示，所述分频输入电路包括第一与非口电路U1 和第二与非口电路U2 ;所述第一与非口电路U1的第一输入端输入减脉冲信号；所述第二与 非口电路U2的第一输入端输入加脉冲信号；所述第一与非口电U1路的第二输入端与所述 第二与非口电路U2的第二输入端相连，并作为所述分频输入电路的第二端，连接至计数置 位电路中第S与非口U4的第一输入端；所述第一与非口电路U1的输出端与所述第二与非 口电路U2的输出端分别连接至所述第一计数电路。
[0020] 进一步的，在本实施例中，如图3所示，所述第一计数电路包括一第一计数器 40193 ;所述第一计数器40193的CP+端，即该器的第5端，与所述第二与非口电路U2的输 出端相连；所述第一计数器40193的CP-端，即该巧片的第4端，与所述第一与非口电路U1 的输出端相连；所述第一计数器40193的R端，即该巧片的第14端，作为所述第一计数电路 的第五端，连接至计数置位电路中非口U3的输出端。
[0021] 进一步的，在本实施例中，如图3所示，所述第一比较电路包括一第一比较器 4585 ;所述第一比较器4585的A0端、A1端、A2端W及A3端，即该巧片的第10端、第7端、 第2端W及第15端，分别对应与所述第一计数器40193的Q1端、Q2端、Q3端W及Q4端，即 该巧片的第3端、第2端、第6端W及第7端相连；所述第一比较器4585的（A〉B)IN端W及 (A=B)IN端接高电平，（A<B)IN端接地，即该巧片的第四端和第六端接5V高电平，第五端 接地。
[0022] 进一步的，在本实施例中，如图3所示，所述第一阔值输入电路包括一第一拨码 开关S1，该拨码开关为一 4位拨码开关；所述第一拨码开关S1的第一输入端至第四输入端 分别接5V高电平；所述第一拨码开关S1的第一输出端至第四输出端分别对应与所述第一 计数器40193的DPI端、DP2端、DP3端W及DP4端相连，即与该巧片的第15端、第1端、第 10端W及第9端相连；所述第一拨码开关SI的第一输出端还经第四电阻（R4)的一端连接 至所述第一比较器4585的B3端，第二输出端还经第S电阻化3)的一端连接至所述第一比 较器4585的B2端，第=输出端还经第二电阻巧2)的一端连接至所述第一比较器4585的 B1端，第四输出端还经第一电阻巧1)的一端连接至所述第一比较器4585的B0端，即分别 与该第一比较器4585的的14,1，9,11端相连，且所述第一电阻巧1)的另一端、所述第二电 阻巧2)的另一端、所述第S电阻巧3)的另一端W及所述第四电阻（R