用于触发器盘区域和功率优化的电路和布局技术的制作方法
【专利说明】用于触发器盘区域和功率优化的电路和布局技术
[0001]背景
[0002]领域
[0003]本公开的各方面一般涉及可扫描的触发器盘(flop tray)，尤其涉及降低可扫描的触发器盘的扫描开销。
【背景技术】
[0004]触发器可以在系统中使用以捕捉(锁存)来自一个或多个数据信号的数据值以供由该系统的各个组件处理。该系统可包括扫描电路系统以验证触发器在测试期间正常工作。为此，扫描电路系统接收具有已知测试模式的扫描信号，并且使该扫描信号扫描通过触发器。在扫描信号已经被扫描通过触发器之后，将输出扫描信号与预期输出扫描信号作比较以确定该触发器是否正常工作。该预期输出扫描信号可基于输入扫描信号的已知测试模式以及该触发器的预期功能性。由于扫描电路系统消耗的芯片面积和/或功率而导致扫描电路系统向系统增加了开销。
[0005]概述
[0006]以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
[0007]根据一方面，提供了一种用于触发器盘的扫描电路。该扫描电路包括三态电路，该三态电路被配置成在正常模式中将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端，以及在扫描模式中使数据信号与触发器的输入端阻断。该扫描电路还包括一传输门，该传输门被配置成在扫描模式中将扫描信号传递到触发器的输入端，以及在正常模式中使扫描信号与触发器的输入端阻断。
[0008]第二方面涉及一种用于触发器盘的扫描电路。该扫描电路包括第一三态电路，该第一三态电路被配置成在正常模式中将第一数据信号反相以及将经反相的第一数据信号输出到触发器盘的第一触发器的输入端，以及在扫描模式中使第一数据信号与第一触发器的输入端阻断。该扫描电路还包括第一传输门，该第一传输门被配置成在扫描模式中将扫描信号传递到第一触发器的输入端，以及在正常模式中使扫描信号与第一触发器的输入端阻断。该扫描电路还包括第二三态电路，该第二三态电路被配置成在正常模式中将第二数据信号反相以及将经反相的第二数据信号输出到触发器盘的第二触发器的输入端，以及在扫描模式中使第二数据信号与第二触发器的输入端阻断。该电路进一步包括第二传输门，该第二传输门被配置成在扫描模式中将来自第一触发器的输出端的扫描信号传递到第二触发器的输入端，以及在正常模式中使来自第一触发器的输出端的扫描信号与第二触发器的输入端阻断。
[0009]第三方面涉及一种用于扫描触发器盘的方法。该方法包括在正常模式中使用三态电路将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端，以及在扫描模式中使用该三态电路来使数据信号与触发器的输入端阻断。该方法还包括在扫描模式中使用传输门将扫描信号传递到触发器的输入端，以及在正常模式中使用该传输门来使该扫描信号与触发器的输入端阻断。
[0010]第四方面涉及一种用于扫描触发器盘的设备。该设备包括用于在正常模式中将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端的装置，以及用于在扫描模式中使该数据信号与触发器的输入端阻断的装置。该设备还包括用于在扫描模式中将扫描信号传递到触发器的输入端的装置，以及用于在正常模式中使该扫描信号与触发器的输入端阻断的装置。
[0011]为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
[0012]附图简述
[0013]图1示出了可扫描的触发器盘的示例。
[0014]图2示出了复用器的示例。
[0015]图3示出了根据本公开的一实施例的具有减少的开销的扫描复用器。
[0016]图4示出了根据本公开的一实施例的耦合在一个触发器的输出端与另一触发器的输入端之间的扫描复用器。
[0017]图5示出了根据本公开的一实施例的可扫描的触发器盘。
[0018]图6是解说根据本公开的某些实施例的用于以减少的扫描开销来扫描触发器盘的方法的流程图。
[0019]详细描述
[0020]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免煙没此类概念。
[0021]图1示出了可扫描的触发器盘100的示例。触发器盘100可以在正常模式或扫描模式中工作。触发器盘100在测试期间在扫描模式中工作以测试触发器盘100的正确功能性。
[0022]触发器盘100包括第一 D触发器120a、第二 D触发器120b、第三D触发器120c、第四D触发器120d以及扫描电路系统115。该扫描电路系统115被用来使触发器盘100在测试期间在扫描模式中工作，如下文进一步讨论的。该扫描电路系统115包括第一扫描复用器110a、第二扫描复用器110b、第三扫描复用器110c、第四扫描复用器110d、以及极性反相的NAND门130。每一扫描复用器I1a-11d耦合到D触发器120a_120d中的相应一个D触发器，其中第一扫描复用器IlOa親合到第一 D触发器120a的输入端，第二扫描复用器IlOb耦合到第二 D触发器120b的输入端，以此类推。该扫描电路系统115构成触发器盘100的扫描开销。
[0023]在正常模式中，触发器盘100并行接收多个数据信号d0-d3。每一扫描复用器IlOa-1lOd在数据输入端(图1中被标记为“O”)处接收并行数据信号d0-d3之一，并且将相应的数据信号d0-d3传递到相应的D触发器120a-120d的输入端。每一 D触发器120a_120d在时钟信号elk的上升沿或下降沿上捕捉来自相应数据信号d0-d3的数据值(例如，位)，并且输出所捕捉的数据值q0_q3。因而，在每一时钟周期期间，触发器盘100在时钟信号elk的上升沿或下降沿上并行捕捉来自数据信号d0-d3的多个数据值(例如，位)，并且并行输出所捕捉的数据值q0_q3。图1示出了包括四个触发器的四位触发器盘的示例。然而，要领会，本公开不限于该示例，并且可应用于包括任何数目的触发器的触发器盘。
[0024]在扫描模式中，第一扫描复用器I1a将触发器盘100的扫描输入端(图1中被标记为“sin”)耦合到第一触发器120a的输入端。其余的每一个扫描复用器IlOb-1lOd将先前D触发器的nq输出端耦合到相应D触发器的输入端。例如，第二扫描复用器IlOb将第一D触发器120a的nq输出端耦合到第二 D触发器120b的输入端，第三复用器IlOc将第二D触发器120b的nq输出端耦合到第三D触发器120c的输入端，以此类推。每一个复用器的扫描输入端在图1中被标记为“I”。第四D触发器120d(最后一个触发器)的nq输出端耦合到NAND门130的反相输入端。结果，当扫描信号在扫描输入端(“sin”)处被输入到触发器盘100时，该扫描信号顺序传播通过触发器盘100的D触发器120a-120d。该扫描信号最终在NAND门130的输出端(被标记为“sout”)处被输出。输出扫描信号可以取决于从触发器盘100的扫描输入端(“sin”)到扫描输出端(“sout”)的扫描路径中的