一种施密特触发器的制造方法
【技术领域】
[0001]本实用新型涉及触发器技术，尤其涉及到施密特触发器。
【背景技术】
[0002]在集成电路设计中，面积直接关系到成本的高低，设计的管子少就会使得面积减小，成本降低。如图1所示，是传统的施密特触发器，有三个PMOS管和三个NMOS管总共6个管子组成；PM0S管11和PMOS管12、NM0S管14和NMOS管15决定的输入IN电压的中间值；NM0S管16的β值的增大使高电平的阈值电压增大；PM0S管13的β值的减小使低电平的阈值电压减小。该施密特触发器的缺点是管子参数与阈值电压关系复杂，难于设计与控制，并且所用管子数目较多；因此可以设计更为简洁的施密特触发器。
【发明内容】
[0003]本实用新型旨在提供一种管子数目少易于设计的施密特触发器。
[0004]一种施密特触发器，包括第一 PMOS管、第一 NMOS管、第二 NMOS管、第二 PMOS管和第三NMOS管:
[0005]所述第一 PMOS管的栅极接输入IN和所述第一 NMOS管的栅极，源极接电源VCC，漏极接所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极；
[0006]所述第一 NMOS管的栅极接输入IN和所述第一 PMOS管的栅极，源极接地，漏极接所述第一 PMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极；
[0007]所述第一 PMOS管和所述第一 NMOS管组成反相器，输入接IN，输出接OUT ；
[0008]所述第二 NMOS管的栅极接所述第二 PMOS管的漏极和所述第三NMOS管的漏极，源极接地，漏极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极；
[0009]所述第二 PMOS管的栅极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第三NMOS管的栅极，源极接电源VCC，漏极接所述第三NMOS管的漏极和所述第二 NMOS管的栅极；
[0010]所述第三NMOS管的栅极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极，源极接地，漏极接所述第二 PMOS管的漏极和所述第二 NMOS管的栅极。
[0011]所述第一 PMOS管和所述第一 NMOS管决定的输入电压值为该施密特触发器的高电平的阈值电压；由所述第一 PMOS管、所述第一 NMOS管和所述第二 NMOS管决定施密特触发器的低电平的阈值电压；该施密特触发器电路的特点是参数简单，所用管子数量少，占用的面积小；所述第二PMOS管和所述第三NMOS管组成的反相器使用尺寸最小，以减小寄生电容加快反向迟滞的特性。
【附图说明】
[0012]图1为传统的施密特触发器的电路图。
[0013]图2为本实用新型的施密特触发器的电路图。
【具体实施方式】
[0014]以下结合附图对本【实用新型内容】进一步说明。
[0015]一种施密特触发器，如图所示，包括第一 PMOS管21、第一 NMOS管22、第二 NMOS管23、第二 PMOS管24和第三NMOS管25:
[0016]所述第一 PMOS管21的栅极接输入IN和所述第一 NMOS管22的栅极，源极接电源VCC，漏极接所述第一 NMOS管22的漏极和所述第二 NMOS管23的漏极和所述第二 PMOS管24的栅极和所述第三NMOS管25的栅极；
[0017]所述第一 NMOS管22的栅极接输入IN和所述第一 PMOS管21的栅极，源极接地，漏极接所述第一 PMOS管21的漏极和所述第二 NMOS管23的漏极和所述第二 PMOS管24的栅极和所述第三NMOS管25的栅极；
[0018]所述第一 PMOS管21和所述第一 NMOS管22组成反相器，输入接IN，输出接OUT ；
[0019]所述第二 NMOS管23的栅极接所述第二 PMOS管24的漏极和所述第三NMOS管25的漏极，源极接地，漏极接所述第一 PMOS管21的漏极和所述第一 NMOS管22的漏极和所述第二 PMOS管24的栅极和所述第三NMOS管25的栅极；
[0020]所述第二 PMOS管24的栅极接所述第一 PMOS管21的漏极和所述第一 NMOS管22的漏极和所述第二 NMOS管23的漏极和所述第三NMOS管25的栅极，源极接电源VCC，漏极接所述第三NMOS管25的漏极和所述第二 NMOS管23的栅极；
[0021 ] 所述第三NMOS管25的栅极接所述第一 PMOS管21的漏极和所述第一 NMOS管22的漏极和所述第二 NMOS管23的漏极和所述第二 PMOS管24的栅极，源极接地，漏极接所述第二 PMOS管24的漏极和所述第二 NMOS管23的栅极。
[0022]所述第一 PMOS管21和所述第一 NMOS管22决定的输入电压值为该施密特触发器的高电平的阈值电压；由所述第一 PMOS管21、所述第一 NMOS管22和所述第二 NMOS管23决定施密特触发器的低电平的阈值电压；该施密特触发器电路的特点是参数简单，易于设计，所用管子数量少，占用的面积小；所述第二 PMOS管24和所述第三NMOS管25组成的反相器使用尺寸最小，以减小寄生电容加快反向迟滞的特性。
【主权项】
1.一种施密特触发器，其特征在于，包括第一 PMOS管、第一 NMOS管、第二 NMOS管、第二PMOS管和第三NMOS管: 所述第一 PMOS管的栅极接输入IN和所述第一 NMOS管的栅极，源极接电源VCC，漏极接所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极； 所述第一 NMOS管的栅极接输入IN和所述第一 PMOS管的栅极，源极接地，漏极接所述第一 PMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极； 所述第二 NMOS管的栅极接所述第二 PMOS管的漏极和所述第三NMOS管的漏极，源极接地，漏极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 PMOS管的栅极和所述第三NMOS管的栅极； 所述第二 PMOS管的栅极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第三NMOS管的栅极，源极接电源VCC，漏极接所述第三NMOS管的漏极和所述第二 NMOS管的栅极； 所述第三NMOS管的栅极接所述第一 PMOS管的漏极和所述第一 NMOS管的漏极和所述第二 NMOS管的漏极和所述第二 PMOS管的栅极，源极接地，漏极接所述第二 PMOS管的漏极和所述第二 NMOS管的栅极。
【专利摘要】本实用新型公开了一种施密特触发器。施密特触发器包括第一PMOS管、第一NMOS管、第二NMOS管、第二PMOS管和第三NMOS管。利用本实用新型提供的施密特触发器能够实现管子数目少易于设计所占的面积少。
【IPC分类】H03K3-3565
【公开号】CN204465485
【申请号】CN201520211384
【发明人】沈孙园
【申请人】杭州宽福科技有限公司
【公开日】2015年7月8日
【申请日】2015年4月9日