波段本振信号通过射频电缆输出送至混频器的本振信号输入端即LO输入端。
[0030]所述L、S波段PLL电路20的信号输入端接10MHz的输入时钟，L、S波段PLL电路20的信号输出端输出6路L波段本振信号至6选IPIN开关的输入端，所述6选IPIN开关的信号输出端与所述混频器的中频信号输入端即IF输入端相连，所述混频器的信号输出端与所述滤波放大器的信号输入端相连，所述滤波放大器的信号输出端输出12GHz-14GHz的信号至2选I开关滤波器的输入端。
[0031]所述时序控制电路的信号输出端与所述KU波段PLL电路10中的鉴相器以及L、S波段PLL电路20的信号输入端相连，时序控制电路产生用于控制鉴相器和L、S波段PLL电路20芯片所需频率分频比寄存的数值；同时，时序控制电路还产生了 4选IPIN开关和6选IPIN开关所需的TTL控制电平。
[0032]如图1所示，所述时序控制电路FPGA型号为美国Altera公司生产的cyclone系列的 EP1C6T144I7。
[0033]如图1所示，KU波段本振产生部分采用分离式器件，所述鉴相单元中的鉴相器型号为美国Analog Devices公司生产的ADF4107，所述ADF4107为可编程A/R计数器及双模前置分频器(P/P+1)共同完成主分频比M(M = BP+A)，双模前置分频器(P/P+1)也是可编程的，P的取值有几种模式:8/9、16/17、32/33、64/65 ;压控振荡器采用了 HITTITE公司生产的HMC588LP5，该芯片内部集成了 VC0，无需再搭建其它外围电路。所述L、S波段本振产生部分采用集成器件，所述L、S波段PLL电路20芯片型号为美国Analog Devices公司生产的ADF4350BCPZ ;所述混频器型号为美国HITTITE公司生产的HMC220MS8芯片。
[0034]电路的实现中，L、S波段PLL电路20共产生6路L、S波段本振信号，然后通过6选IPIN开关进行切换，KU波段PLL电路10共产生4路KU波段本振信号，通过4选IPIN开关进行切换，6路L、S波段本振信号和4路KU波段本振信号通过开关切换后进行选择，最终送至混频放大电路，变频过后进行滤波放大输出；
[0035]如图2所示，所述环路滤波器由0P27GS运算放大器组成，所述0P27GS的IN-引脚连接电阻R12、电阻R13的一端，所述电阻R12的另一端接地，所述0P27GS的IN+引脚连接电阻Rll的一端、电容C12的一端、信号输入端，所述电容C12的另一端接地，所述电阻Rll的另一端连接电容C13的一端，所述电容C13的另一端接地，所述0P27GS的VCC-引脚接地，所述0P27GS的VCC+引脚连接电容C14的一端、电容C15的一端、+12V电源，所述电容C14、电容C15的另一端接地，所述0P27GS的OUT引脚连接电阻R13的另一端、电阻R14的一端，所述电阻R14的另一端连接电容C16的一端、信号输出端，所述电容C16的另一端接地，所述0P27GS的V10、NC引脚悬空。
[0036]如图3所示，FPGA芯片在CP时钟信号上升沿触发时工作，通过输出clkl、datal、Lel信号改变ADF4107芯片的工作状态，控制输出频率。
【主权项】
1.一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:本频率合成器包括PLL电路、上变频和信号放大电路(30)、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路(30)的信号输入端相连，所述PLL电路的信号输入端与所述时序控制电路的信号输出端相连。2.如权利要求1所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述PLL电路包括KU波段PLL电路(10)，4选IPIN开关，L、S波段PLL电路(20)，6选IPIN开关；所述上变频和信号放大电路(30)包括混频器、滤波放大器、2选I开关滤波器; 所述KU波段PLL电路(10)的输出端与4选IPIN开关的输入端相连，所述4选IPIN开关的输出端与所述混频器的本振信号输入端相连；所述L、S波段PLL电路(20)的输出端与6选IPIN开关的输入端相连，所述6选IPIN开关的输出端与所述混频器的中频信号输入端相连，所述混频器的信号输出端与所述滤波放大器的信号输入端相连，所述滤波放大器的信号输出端与所述2选I开关滤波器的信号输入端相连； 所述时序控制电路的信号输出端分别与所述KU波段PLL电路(10)以及L、S波段PLL电路(20)的信号输入端相连，且所述时序控制电路的信号输出端还分别与4选IPIN开关、6选IPIN开关的控制端相连。3.如权利要求2所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述KU波段PLL电路(10)由鉴相单元、环路滤波器、四个压控振荡器、微带滤波器组成；所述鉴相单元的输出端与环路滤波器的输入端相连，环路滤波器的输出端分别与四个压控振荡器的输入端相连，四个压控振荡器的各自的输出端一方面与4选IPIN开关的输入端相连，另一方面与微带滤波器的输入端相连，微带滤波器的输出端与鉴相单元的输入端相连；所述时序控制电路的信号输出端与鉴相单元的输入端相连。4.如权利要求3所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述鉴相单元包括基准分频器、鉴相器、环内分频器；所述基准分频器的输入端接10MHz的输入时钟，所述基准分频器的信号输出端与所述鉴相器的信号输入端相连，所述鉴相器的信号输出端与所述环路滤波器的信号输入端相连，所述微带滤波器的信号输出端与所述环内分频器的信号输入端相连，所述环内分频器的信号输出端与所述鉴相器的信号输入端相连；所述时序控制电路的信号输出端与所述鉴相器的输入端相连； 所述L波段PLL电路(20)的信号输入端接10MHz的输入时钟。5.如权利要求1所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述时序控制电路型号为美国Altera公司生产的cyclone系列的EP1C6T144I7的FPGA芯片。6.如权利要求4所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述鉴相单元中的鉴相器型号为美国Analog Devices公司生产的ADF4107，所述L、S波段PLL电路(20)芯片型号为美国Analog Devices公司生产的ADF4350BCPZ，所述混频器型号为美国HITTITE公司生产的HMC220MS8芯片，所述压控振荡器型号为美国HITTITE公司生产的HMC588LP5芯片。7.如权利要求4所述的一种多频段锁相电路混合组成的KU波段高速频率合成器，其特征在于:所述环路滤波器由0P27GS运算放大器组成，所述0P27GS的IN-引脚连接电阻R12、电阻Rl3的一端，所述电阻Rl2的另一端接地，所述0P27GS的IN+引脚连接电阻Rll的一端、电容C12的一端、信号输入端，所述电容C12的另一端接地，所述电阻Rll的另一端连接电容C13的一端，所述电容C13的另一端接地，所述0P27GS的VCC-引脚接地，所述0P27GS的VCC+引脚连接电容C14的一端、电容C15的一端、+12V电源，所述电容C14、电容C15的另一端接地，所述0P27GS的OUT引脚连接电阻R13的另一端、电阻R14的一端，所述电阻R14的另一端连接电容C16的一端、信号输出端，所述电容C16的另一端接地，所述0P27GS的V10、NC引脚悬空。
【专利摘要】本实用新型属于雷达通讯技术领域，公开了一种多频段锁相电路混合组成的KU波段高速频率合成器。本频率合成器包括PLL电路、上变频和信号放大电路、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路的信号输入端相连，所述PLL电路的信号输入端与所述时序控制电路的信号输出端相连。本实用新型采取了多频段信号同时锁定，在输出端采用2选1开关滤波器将2GHz信号带宽切换成了2个1GHz信号带宽的组合，实现整个模块在2us内就能够实现快速跳频的要求，从而达到整个频率的切换时间达到2us。本实用新型具有结构简单、稳定性好，精度高、易实现等特点。本实用新型中的高速频率合成器在输出频率较高或带宽较宽时，能够得到较好质量的输出信号。
【IPC分类】H03L7/18
【公开号】CN205179019
【申请号】CN201520673799
【发明人】毛飞, 鲁长来, 倪文飞, 汪炜
【申请人】安徽四创电子股份有限公司
【公开日】2016年4月20日
【申请日】2015年9月1日