因此，Vth能被减小为：
[0066]
[0067] 缓冲器201可以被认为是中间驱动级。采样保持电路是由放大器203、电容器Cl-C3、和开关S3-S7形成的。在时钟糾的断言期间，开关S3、S5和S7闭合，而开关S4和S6断开。此 外，在节点N7处的电压重置为接地GncU而节点N3和M充电到电压Vgsl(MNl)。
[0068] 在时钟.02的断言期间，开关S4和S6闭合，而开关S3、S5和S7断开。此外，在节点N3处 的电压变为电压Vgs2(MNl)而在节点N4处的电压变为V1/2。通过电容器C2和C3将V1/2和 Vgsl (MNl)之间的电压差值传送至节点N7,而通过电容器Cl和C3将Vgs2(MNl WPVgsl(MNl) 之间的电压差值传送至节点N7。
[0069]因此节点N7(由于其处于放大器203的输出端可将其当做Vout)的电压为：
[0070]
[0071] 设置 11 = 1〇，12 = 1〇*1^，(：1=0)/(1^-1)，〇2 = 〇3 = 0)，￥〇扯能以数学的形式表示为：
[0072]
[0073] 因而，在时钟01的断言期间，节点N7处的电压重置为接地Gnd，而在时钟02的断言 期间，节点N7处的电压充电到Vth。输出Nth是在02'下的采样保持输出，其中，02'表示与#2 同相但具有更窄的时钟脉冲的时钟。输出Nth是副本NMOS晶体管MNl的阈值，并且因而是 NMOS晶体管T2、T4的阈值的估计(图1)。图4中示出阐明以上描述的操作的时序图。
[0074] 现在参考图3,现在将要描述PMOS阈值发生器102的结构和功能。PMOS阈值发生器 102包括第一放大器301，该第一放大器具有親接到第一节点Nl的反相端子、親接到第一电 压Vl的非反相端子、和输出端。第一副本PMOS晶体管MPl具有耦接到第一电源电压Vdd的源 极、耦接到第一节点Nl的漏极、耦接到第二节点Ν2的栅极、以及耦合以接收偏置信号Vnw的 本体。第二PMOS晶体管ΜΡ2具有耦接到第一节点Nl的源极、耦接到第二节点Ν2的漏极、和耦 接到第一放大器301的输出端的栅极。副本PMOS晶体管MPl具有与PMOS晶体管Τ1、Τ3相同的 长和宽。
[0075]第一和第二开关S1、S2耦接到第二节点Ν2。第一开关Sl由第一时钟01控制，而第二 开关S2由第二时钟02控制。第二电流源12耦接到GND和第一开关Sl之间。第一电流源Il耦接 至IjGND和第二开关S2之间。
[0076]缓冲器302具有耦接到第二节点的输入端和耦接到第三节点N3的输出端。第四开 关S4耦接到第三节点N3和第四节点M之间。第四开关S4由第二时钟控制。第三开关S3耦接 到第四节点N4和电压(Vdd+Vl)/2之间，该电压(Vdd+Vl)/2等于第一电源电压Vdd与第一电 压Vl的和一半。第四开关S4由第二时钟02控制。
[0077] 第二电容器C2耦接到第四节点N4和第五节点N5之间。第一电容器Cl耦接到第三节 点N3和第五节点N5之间。第五开关S5耦接到第五节点N5和GND之间。第五开关S5由第一时钟 01控制。第六开关S6耦接到第五节点N5和第六节点N6之间。第六开S6关由第二时钟02控 制。
[0078] 第二放大器302具有耦接到第六节点N6的反相端子、耦接到GND的非反相端子、以 及耦接到第七节点N7的输出端。第三电容器C3耦接到第六节点N6和第七节点N7之间。第七 开关S7耦接到第六节点N6和第七节点N7之间。第七开关S7由第一时钟0:1控制。采样保持电 路S/Η具有耦接到第七节点N7的输入端、输出端Pth、并且由第二时钟02控制。
[0079] 再次参考图1，量化器106具有耦接到输出端Pth的第三输入端、耦接到参考阈值电 压VrefP的第四输入端、和输出端。偏置调整电路108具有耦接到量化器的输出端的输入端、 和耦接到PMOS晶体管TI、T3本体的输出端。
[0080] 在操作中，在时钟01的断言期间，电流12能以数学的形式表示为：
[0081]
[0082] 在时钟02的断言期间，电流Il能以数学的形式表示为：
[0083]
[0084]因此，Vth能被减小为：
[0085]
[0086] 在时钟0:1的断言期间，电流12流经副本PMOS晶体管MPl和MP2,并因此副本PMOS晶 体管MPl的相应的栅极电压为Vg2(MPl)，而节点N7处的电压重置为接地GncL在时钟02的断 言期间，电流11流经副本PMOS晶体管MP1和MP2，并因此副本PMOS晶体管MP1的栅极电压为 Vgl (MPl)。在节点N7处的电压（由于其为在放大器303的输出端的电压可将其称为Vout)于 是为：
[0087]
[0088] 设置〗丨=I0，I2 = I〇*k，Cl = C0/(k-l)，C2 = C3 = CO，Vout然后能被计算为：
[0089]
[0090]因此，Vout能被表示为：
[0091]
[0092] 输出Pth是在威'下的采样保持输出，其中，0:2'表示与02相同的时钟相但具有更 窄的时钟脉冲。输出Pth是副本PMOS晶体管MP1的阈值，并且因而是PMOS晶体管TI、T3的估计 阈值(图1)。
[0093] 应当认识到在一些实例中，可能令人期望的是针对不同的晶体管具有单独地可设 置的阈值。在这样一个实例中，针对不同的晶体管或不同的晶体管集合可以有不同的本体 偏置电路。现在将参见图IA描述这样一个实施例。
[0094]图IA中所不的是电子设备IOOA。电子设备IOOA包括如上所述的晶体管Tl、T2以及 针对晶体管Tl、Τ2起如上所述作用的本体偏置电路101。此外，电子设备100Α包括晶体管 Τ5、Τ6和附加本体偏置电路10IA，该附加本体偏置电路用于估计晶体管Τ5、Τ6的阈值且用于 对其本体进行偏置以将晶体管Τ5、Τ6的阈值设置在期望的标准。
[0095] 附加本体偏置电路10IA包括PMOS阈值发生器102Α和匪OS阈值发生器104Α。量化器 106A耦接到PMOS阈值发生器102A和NMOS阈值发生器104A两者。可调偏置块108A耦接到量化 器106A，并且耦接到晶体管T5、T6的本体。PMOS阈值发生器102A在反馈回路中耦接到可调偏 置块108A的输出端，而NMOS阈值发生器104A在反馈回路中耦接到可调偏置块108A的另一输 出端。
[0096]晶体管T5是使其源极耦接到第一电源VdcU并且使其本体耦接到附加可调偏置块 108A的PMOS晶体管。晶体管T6是使其漏极耦接到晶体管T5的漏极、使其源极耦接到接地 GND、并且使其本体耦接到可调偏置块108A的NMOS晶体管。晶体管T5和T6的栅极耦接在一 起。
[0097]在操作中，附加本体偏置电路10IA起本体偏置电路101所起的作用。PMOS阈值发生 器102A估计PMOS晶体管T5的阈值电压，并产生对其进行指示的信号Pth2。类似地，NMOS电压 发生器104A估计NMOS晶体管T6的阈值电压，并产生对其进行指示的信号Nth2。
[0098] 当PMOS晶体管T5的估计阈值电压Pth2大于参考PMOS阈值电压VrefP2时，按照由量 化器106A所确定的输出，可调偏置块108A对晶体管T5的本体进行正向偏置。这通过将本体 偏置电压设置为小于在晶体管T5的源极处的电压来实现。当NMOS晶体管T6的估计阈值电压 Nth2大于参考匪OS阈值电压VrefN2时，按照由量化器106A所确定的输出，可调偏置块108A 对晶体管T6的本体进行正向偏置。这通过将本体偏置电压设置为高于在晶体管T6的源极处 的电压来实现。
[0099] 当PMOS晶体管T5的估计阈值电压Pth2小于参考PMOS阈值电压VrefP2时，按照由量 化器106A所确定的输出，可调偏置块108A对晶体管T5的本体进行反向偏置。这通过将本体 偏置电压设置为大于在PMOS晶体管T5的源极处的电压来实现。当NMOS晶体管T6的估计阈值 电压Nth2小于参考匪OS阈值电压VrefN2时，按照由量化器106A所确定的输出，可调偏置块 108A对晶体管T6的本体进行反向偏置。这通过将本体偏置电压设置为小于在晶体管T2、T4 的源极处的电压来实现。
[0100] 量化器106Α分别确定估计阈值电压Nth2和Pth2与参考阈值电压VrefN2和VrefP2 之间的差值，以产生施加于可调偏置块108A第一和第二信号。偏置信号Vpw2或Vnw2随后相 应地增加或减小，这最终致使晶体管的阈值电压Vth( Vthp表示PMOS晶体管T5的阈值电压； Vthn表示NMOS晶体管T6的阈值电压)被调整以匹配参考阈值电压VrefN2或VrefP2。
[0101] 本体偏置电路IOlA进一步的实施细节与以上描述的关于本体偏置电路101相同且 此处不需要进一步的描述。
[0102] 尽管相对于有限数量的实施例描述了本披露，但是受益于本披露的本领域普通技 术人员将认识到可以设想不偏离在此所披露的本披露的范围的其他实施例。因此，本披露 的范围应当仅由所附权利要求书限定。
【主权项】
1. 一种电子设备，其特征在于包括： 具有一个本体的一个晶体管； 一个本体偏置电路，包括： 一个阈值估计电路，该阈值估计电路被配置成用于估计该晶体管的一个阈值电压， 一个比较电路，该比较电路被配置成用于将该晶体管的该阈值电压与一个参考阈值电 压进行比较并基于此产生一个比较信号； 一个偏置调整电路，该偏置调整电路被配置成用于根据该比较信号产生一个对该晶体 管的该本体进行偏置的本体偏置电