[0064]此外，在一些实施例中，系统和/或模块和/或电路和/或框中的一些可以以其他方式被实施或提供，诸如至少部分地以固件和/或硬件来实施或提供，固件和/或硬件包括但不限于一个或多个专用集成电路(ASIC)、数字信号处理器、离散电路、逻辑门、标准集成电路、状态机、查找表、控制器(例如，通过执行合适的指令并且包括微控制器和/或嵌入式控制器)、现场可编程门阵列(FPGA)、复杂可编程逻辑设备(CPLD)等等，以及采用RFID技术的设备，以及上述的各种组合。
[0065]以上描述的各种实施例可以被组合以提供另外的实施例。这些实施例的方面可以被修改(如果必要的话)以采用各种专利、申请和公开的概念来提供又进一步的实施例。
[0066]根据上述详细描述，可以对实施例进行这些和其他改变。一般而言，在所附权利要求书中，所使用的术语不应当被认为将权利要求限制到说明书和权利要求书中公开的具体实施例，而是应当被认为包括所有可能的实施例，伴随有权利要求标明的等同方式的全部范围。由此，权利要求不受公开内容的限制。
【主权项】
1.一种电路系统，其特征在于，包括: 第一电路； 第二电路；以及 将所述第一电路耦合到所述第二电路的双线总线，所述双线总线包括时钟线路和数据线路，其中在操作时， 所述第一电路通过将所述时钟线路和所述数据线路设置到不同的电势电平，来选择性地通过所述双线总线向所述第二电路提供功率信号； 在所述时钟线路被设置在第一电势电平时，所述第一电路和所述第二电路中的一个电路通过根据要被传输的比特的状态将所述数据线路设置在一个电势电平，来选择性地向所述第一电路和所述第二电路中的另一个电路传输所述比特;以及 所述第一电路和所述第二电路中的所述另一个电路响应于所述时钟线路从所述第一电势电平转变到与所述第一电势电平不同的第二电势电平，读取所述数据线路。2.根据权利要求1所述的系统，其特征在于，其中所述第一电路是主电路，并且所述第二电路是从电路。3.根据权利要求2所述的系统，其特征在于，其中在操作时，所述主电路通过在所述时钟线路处于所述第二电势电平时促使所述数据线路的第一类型的转变，来选择性地唤醒所述从电路。4.根据权利要求3所述的系统，其特征在于，其中在操作时，所述主电路通过在所述时钟线路处于所述第二电势电平时促使所述数据线路的第二类型的转变，来选择性地将所述从电路设置到备用模式。5.根据权利要求4所述的系统，其特征在于，其中所述第一类型的所述转变是下降沿转变，并且所述第二类型的所述转变是上升沿转变。6.根据权利要求1所述的系统，其特征在于，其中所述选择性地提供功率信号包括:在比特从所述第一电路传输到所述第二电路期间，在所述时钟线路处于所述第一电势电平时，并且在根据要被传输的所述比特的所述状态设置所述数据线路之前，所述第一电路将所述数据线路设置到与所述第一电势电平不同的电势电平。7.根据权利要求1所述的系统，其特征在于，其中: 所述第一电路由参考所述第一电势的电压供电，并且包括将所述第一电势耦合到所述总线的所述数据线路的第一开关； 所述第二电路具有高电势节点和低电势节点，并且包括将所述数据线路耦合到所述低电势节点的第二开关;并且 所述系统包括耦合在所述数据线路与所述第二电势电平之间的电阻元件。8.根据权利要求7所述的系统，其特征在于，其中所述第二电路包括耦合在所述双线总线与所述高电势节点和低电势节点之间的整流电路，并且所述整流电路在操作时从所述双线总线提取功率。9.根据权利要求2所述的系统，其特征在于，其中所述双线总线是第一双线总线，所述系统包括: 第二从电路；以及 第二双线总线，所述第二双线总线具有时钟线路和数据线路并且将所述主电路耦合到所述第二从电路。10.根据权利要求9所述的系统，其特征在于，其中所述第一双线总线和所述第二双线总线共享共同的时钟线路和共同的数据线路中的至少一个。11.一种主电路，其特征在于，包括: 第一电势节点； 第二电势节点； 第一总线节点，所述第一总线节点在操作时向双线总线的时钟线路输出时钟信号； 第二总线节点，所述第二总线节点在操作时耦合到所述双线总线的数据线路；以及 控制电路，所述控制电路在操作时: 通过将所述时钟信号和数据信号设置到不同的电势电平，来选择性地向所述第一总线节点和所述第二总线节点提供功率信号； 在所述时钟信号被设置在第一电势电平时，通过根据要被传输的比特的状态将所述数据信号设置在一个功率电平处，来传输所述比特;以及 通过响应于所述时钟信号从所述第一电势电平转变到与所述第一电势电平不同的第二电势电平而读取所述第二总线节点，来读取比特。12.根据权利要求11所述的主电路，其特征在于，其中所述控制电路在操作时选择性地通过在所述时钟信号处于所述第二电势电平时促使所述数据信号的第一类型的转变，来选择性地向从电路传输唤醒信号。13.根据权利要求12所述的主电路，其特征在于，其中所述控制电路在操作时通过在所述时钟信号处于所述第二电势电平时促使所述数据信号的第二类型的转变，来选择性地向所述从电路传输备用信号。14.根据权利要求11所述的主电路，其特征在于，其中所述选择性地提供功率信号包括:在所述时钟信号处于所述第一电势电平时比特的传输期间，并且在根据要被传输的所述比特的所述状态设置所述数据信号之前，将所述数据信号设置到与所述第一电势电平不同的电势电平。15.根据权利要求11所述的主电路，其特征在于，包括: 耦合在所述第一电势节点与所述第二总线节点之间的整流元件；以及耦合在所述第二总线节点与所述第二电势节点之间的开关，其中在操作时所述控制电路通过控制所述开关来生成所述数据信号。16.一种从电路，其特征在于，包括: 第一总线节点，所述第一总线节点在操作时耦合到双线总线的时钟线路； 第二总线节点，所述第二总线节点在操作时耦合到所述双线总线的数据线路；以及 控制电路，所述控制电路在操作时: 当在所述第一总线节点处接收到的时钟信号和在所述第二总线节点处接收到的数据信号处于不同的电势电平时，从所述第一总线节点和所述第二总线节点提取功率信号；在接收到的时钟信号被设置在第一电势电平时，通过根据要被传输的比特的状态将所述第二总线节点处的数据信号设置到一个电势电平，来传输所述比特;以及 通过响应于接收到的时钟信号从所述第一电势电平转变到与所述第一电势电平不同的第二电势电平而读取所述第二总线节点，来读取比特。17.根据权利要求16所述的从电路，其特征在于，其中所述控制电路在操作时响应于在所述时钟信号处于所述第二电势电平时接收到的数据信号的第一类型的转变，促使所述从电路进入唤醒模式。18.根据权利要求16所述的从电路，其特征在于，其中所述控制电路在操作时响应于在所述时钟信号处于所述第二电势电平时接收到的数据信号的第二类型的转变，促使所述从电路进入备用模式。19.根据权利要求16所述的从电路，其特征在于，包括: 耦合至所述第一总线节点和所述第二总线节点的整流电路，其中所述整流电路在操作时提取所述功率信号并且将所述功率信号提供给高电势节点和低电势节点； 耦合在所述高电势节点与所述低电势节点之间的电容；以及 耦合在所述第二总线节点与所述低电势节点之间的开关。
【专利摘要】提供了一种电路系统、主电路和从电路。第一电路与第二电路通过具有时钟线路和数据线路的双线总线耦合在一起。通过将时钟线路和数据线路设置到不同的电势电平，功率信号通过双线总线被提供给第二电路。在时钟线路被设置在第一电势电平时，通过根据要被传输的比特的状态将数据线路设置到一个电势电平，来从第一电路和第二电路中的一个电路向第一电路和第二电路中的另一个电路传输比特。响应于时钟线路从第一电势电平转变到与第一电势电平不同的第二电势电平，读取数据线路。
【IPC分类】H03K19/0175
【公开号】CN205356296
【申请号】CN201520965585
【发明人】Y·巴乌特
【申请人】意法半导体(鲁塞)公司
【公开日】2016年6月29日
【申请日】2015年11月26日