专利名称：Atm无源光网络系统中突发延时控制装置及其实现方法
技术领域：
本发明涉及异步转移模式(ATM)无源光网络中延时控制技术，尤指一种能够对ATM无源光网络中上行突发信元的延时时间进行控制的装置及其实现方法。
由于网络化时代的到来，各种功能日益强大的通信网络飞速发展以满足人们与日俱增的需求。ATM无源光网络(APON)就是其中之一，其是将基于信元传输的ATM宽带业务与无源光网络(PON)技术结合在一起，以光纤作为传输媒质，可提供高速数据和宽带业务处理的通信网，频带宽、容量大。所谓PON就是在光线路终端(OLT)和光网络单元(ONU)之间，也就是在局端和远端用户之间，没有任何有源电子设备的光接入网。APON不仅可更灵活地提供宽带多媒体业务，且允许接入网中的多个用户共享整个带宽。
APON系统是突发时分多址接入(TDMA)的无源光纤网络，在APON中一个局端OLT可以同时连接多个远端ONU，如16个、32个、64个等等，每个ONU与OLT间的距离远近不等。ONU要将上行业务传送到OLT侧，需要在收到OLT发送的许可(GRANT)后，将业务以信元(CELL)的方式突发到OLT。OLT要正确接收每个ONU的突发数据(CELL)，就需要将每个ONU到OLT的距离进行测量，即采用测距的方法获得OLT与指定ONU之间实际的逻辑距离，然后将每个ONU调整到相同的逻辑距离。而该调整过程实际是一个对ONU突发延时时间TD的控制过程，如果没有这种突发延时控制功能，就不能够完成对不同距离的ONU调整到相同逻辑距离的功能，那么每个ONU发送的上行数据，在上行共享带宽的情况下，就有可能会出现数据的冲突，从而导致ONU不能将上行数据正确传送到OLT。
然而，目前没有一种有效的突发延时控制方法能完成对ONU突发延时时间TD的控制。
有鉴于此，本发明的主要目的在于提供一种ATM无源光网络系统中突发延时控制的实现方法，使其能够实现对突发延时的控制，进而保证上行数据的正确传输。
本发明进一步的目的在于提供一种ATM无源光网络系统中突发延时控制的装置，使其结构设计简单易行、操作方便，不仅可大大降低实现难度；且调节精度高；在调整延时过程中不会丢失信元或产生信元碎片，从而提高传输质量。
为达到上述目的，本发明的技术方案是这样实现的一种ATM无源光网络系统中突发延时控制的实现方法，关键在于该方法至少包括以下的步骤a.将突发延时值TD分解为信元(CELL)、字节(BYTE)、比特(BIT)三部分延时；b.在并行时钟速率下，将CELL延时和BYTE延时合在一起由CELL和BYTE模块经过对下行许可序列的比较、编码、移位、锁存、延迟线延时以及解码实现延时；c.在串行时钟速率下，由移位寄存器和高速选择器实现BIT延时处理；d.采用要求移位值与实际移位值按比特映射的办法动态调整突发延时值TD。
上述分解TD的步骤至少包括以下的几步a.设置CELL延时值为N，BYTE延时值为W，BIT延时值为M；b.根据TD的值计算出与N、W及M值相关的中间值D1、D2、L1和L2；其中，D1等于TD/(56*8)取整，L1等于TD％(56*8)取模，D2等于L1/8取整，L2等于L1％8取模；
c.根据中间值计算出测距过程中N、W及M的值N等于D1，W等于D2，M等于L2+124；或者，根据中间值计算出正常工作过程中N、W及M的值首先设置测距完成后的TD值为TD1，在正常工作过程中TD为TD2，则N等于D1，W等于D2；M等于L2+124+(TD2-TD1)。
步骤c所述的移位寄存器是由256个1比特的寄存器极连构成的256比特移位寄存器。步骤c所述的高速选择器至少包括四级四选一的复用器。该高速选择器每级复用器的输出均经过延时后再进入下一级复用器的输入。
一种用于实现上述方法的ATM无源光网络系统中突发延时控制装置，该装置至少包括CELL和BYTE延时模块、BIT延时模块；其中，CELL和BYTE延时模块主要由比较(COMP)模块、编码(ENCODE)模块、相位调整(PHASE_ADJUST)模块、移位(SHIFT)模块、锁存(LAT)模块、延迟线(DLY_LINE)模块和解码(DECODE)模块构成；下行许可序列先进入COMP模块，在COMP模块中对许可进行分析，然后将比较结果送入ENCODE模块中进行编码，编码结果送至SHIFT模块进行移位，当PHASE_ADJUST模块产生允许锁存信号时，将SHIFT模块中的数据锁存至LAT模块中，经过延时后，由DECODE模块将编码结果解码，送至相应的操作模块。
BIT延时模块主要由移位寄存器和高速选择器构成；移位寄存器的值经过高速选择器的选择后输出。
所述的COMP模块包括四部分，分别用于比较数据许可(DATAGRANT)、物理层操作维护管理(PLOAM GRANT)、测距许可(RANGGRANT)以及分离时隙许可(DIVIDED GRANT)。
所述的延迟线(DLY LINE)模块由延迟移位寄存器组成。
BIT模块中的移位寄存器是由256个1比特的寄存器极连构成的256比特移位寄存器。BIT模块中的高速选择器至少包括四级四选一的复用器。该高速选择器每级复用器的输出均经过延时后再进入下一级复用器的输入，此延时可为1比特。
由此可见，本发明的核心就在于首先，将延时时间TD划分为CELL、BYTE和BIT三部分实现。
其次，将BIT延时模块同CELL和BYTE延时模块的处理分离。把CELL和BYTE延时部分合并起来进行处理，而BIT延时部分单独处理。那么，对于CELL和BYTE延时部分，由于无BIT延时部分，可采用并行处理方式，则处理时钟频率由串行时钟频率降低到并行时钟频率，以155.52/155.52Mbps对称APON系统为例，即将串行时钟频率155.52MHz降到了19.44MHz，进而大大降低APON系统中硬件模块的实现难度。
而对于BIT延时部分而言，BIT延时部分放到上行串行高速电路部分，虽然时钟频率为串行时钟频率，以155.52/155.52Mbps对称APON系统为例，时钟频率仍为155.52MHz，但其逻辑量小，也很容易实现。
其实应该将CELL、BYTE、BIT三部分放在一起，它们对TD延时控制的实现是一个整体，但是由于CELL、BYTE部分处理时钟速度变得很低，所以这两部分合在一起处理比较方便。而BIT部分处理时钟速度很高，因此单独实现高速部分，实现起来比较方便。但从逻辑结构上来说是一个整体，必须一起协同工作，才能够实现对TD的延时控制。
第三，在BIT延时模块中，通过移位寄存器实现对突发延时控制BIT精度的动态调整。
第四，在上行数据空闲时，采用映射方法实现对正常工作过程中突发延时值TD的动态调整。
从上述分析可以看出，本发明所提供的ATM无源光网络系统中突发延时控制装置及其实现方法，具有以下的特点
1)可实现OLT对各个不同距离ONU正确的测距功能，将每个ONU的逻辑距离调整到一个统一的位置，精度为1bit。这样在各个ONU共享上行带宽的情况下，上行数据不会有数据冲突，从而正确的实现了对上行数据的传送。
2)由于本发明是将延时值分为CELL、BYTE、BIT三部分，并把CELL和BYTE部分按照并行的方法处理，而BIT部分单独按串行方式处理，如此，就将CELL和BYTE部分的逻辑处理频率降到了19.44MHz，虽然BIT部分的处理频率仍为155.52MHz，但因其逻辑量小，实现起来也并不困难。因此，本发明的结构设计不仅简单易行、操作方便，而且大大降低了实现难度。
3)将延时时间TD在上行数据空闲的时刻，在BIT延时部分进行小范围的动态调整，可避免因调整延时时间TD而造成信元丢失及信元碎片。
有关本发明的详细说明及技术内容，配合
如下图1为本发明突发延时控制功能描述示意图；图2为本发明中CELL和BYTE延时模块实现框图；图3为CELL和BYTE延时模块的相位调整时序图；图4为Latch_En信号详细时序图；图5为第一组许可数据移位进移位寄存器的时序图；图6为第二组许可数据移位进移位寄存器的时序图；图7为CELL和BYTE延时模块中LAT模块的详细时序图；图8为BIT延时模块实现BIT精度调整功能的示意图；图9为本发明方法的流程图。
本发明是将延时值TD分为CELL、BYTE、BIT三部分处理，现假设CELL延时值为N、BYTE延时值为W、BIT延时值为M。那么，如何将TD分解具体是按以下的分解公式完成的D1＝TD/(56*8)<商取整>，L1＝TD％(56*8)<取模>；
D2＝L1/8<商取整>，L2＝L1％8<取模>；在测距过程中N、W、M的值为N＝D1； W＝D2；M＝L2+124在正常工作过程中N、W、M的值为(设测距完成后的TD值为TD1，在正常工作过程中改变为TD2)N＝D1；W＝D2； M＝L2+124+(TD2-TD1)举个例子来说，在测距状态下TD为1429比特，则D1＝1429/(56*8)＝3； L1＝1429％(56*8)＝85；D2＝L1/8＝85/8＝10；L2＝L1％8＝85％8＝5；那么，N、W、M的值分别为N＝D1＝3；W＝D2＝10；M＝L2+124＝129假设ONU测距状态结束时的延时值为1429比特，当ONU处于正常工作状态时，延时值改变为1439比特，则在正常工作过程中N、W、M的值分别为N＝3；W＝10；M＝5+124+(1439-1429)＝139如果，当ONU处于正常工作状态时，延时值变为1408比特，则在正常工作过程中N、W、M的值分别为N＝3；W＝10；M＝5+124+(1408-1429)＝108N、W、M的值是根据TD的值相应计算所得，而TD是通过OLT得到。
突发延时控制的功能描述如图1所示，其主要功能是根据OLT发送的下行GRANT序列，决定ONU发送的上行突发信元。其中GRANT序列的输入为断续输入，上行输出信元为突发发送，输出CELL顺序应与GRANT序列的页序严格一致，同时应该保证上行突发信元的延时时间TD为OLT要求的延时值。
对ONU而言，GRANT是下行接收到的。根据每个下行的GRANT，上行相对应发送的是上行信元(CELL)。GRANT分段发送到ONU是由ITU_T G.983.1中规定的。
输入的GRANT序列经过分析处理时间TE，然后再经过OLT指定的延时时间TD后开始发送CELL。延时时间TD在测距过程和正常工作过程中动态调整，其在正常工作过程中的调整范围小，而在测距过程中的调整范围大。
其中，TE是APON系统的传输汇聚层(TC)和测距协议G.983.1中规定的ONU对下行GRANT进行分析处理的时间，一般为7～9 CELL。
由于APON系统，下行(OLT到ONU)采用时分复用(TDM)广播技术，而上行(ONU到OLT)则采用突发时分多址(TDMA)技术，是一个典型的TDM/TDMA(时分复用/时分多址)系统。本发明采用一个OLT连接64个ONU，而这些ONU与OLT之间距离可以不相等。为了保证所有ONU能够有效共享上行带宽，相邻时隙的ONU发送数据不会发生冲突，使线路传输质量提高，G.983.1定义了一种规范的测距协议。测距技术的基本原理，就是通过TD将所有ONU的环路延时(ONU到OLT延时与OLT到ONU的延时之和)，统一拉远到某一固定的逻辑延时，而TD由延时机制实现。
所以ONU在根据每个下行的GRANT，相对应的发送上行CELL时，必须在前面加上TE和TD。
参见图2所示，图2给出了CELL和BYTE延时模块的实现框图。CELL和BYTE延时模块主要由比较(COMP)模块、编码(ENCODE)模块、相位调整(PHASE_ADJUST)模块、移位(SHIFT)模块、锁存(LAT)模块、延迟线(DLY_LINE)模块和解码(DECODE)模块构成。其中，COMP模块主要实现GRANT的分析功能，将属于本ONU的GRANT分析出来；ENCODE模块的功能是将比较结果进行编码以减少后续实现逻辑量；SHIFT和LAT的主要功能是将编码后的结果进行移位锁存，便于后续的延时操作；PHASE_ADJUST模块以延时基准信号为基础，产生一个周期为56CELL的一个字节有效时钟使能信号，主要用于调整BYTE延时；DLY_LINE模块是将锁存起来的GRANT通过并行时钟Clk以及时钟使能信号Phase_Adjust_Clk移入延时寄存器中进行延时；DECODE模块的功能是将延时处理后的结果进行解码，送给其他模块进行相关操作。
要对上行的信元进行精确的延时控制，就需要一个准确的延时基准信号，Delay_Base就是延时基准信号，Sof信号是下行帧结构的帧头信号。W是需要延时的字节(BYTE)数。Phase_Adjust_Clk是在Sof、Delay_Base以及W的基础上产生的；它在Delay_Base信号有效后的W字节，产生一个周期为56CELL的一个字节有效的时钟使能信号。
PHASE_ADJUST模块的时序如图3所示，其中Clk为并行时钟，Latch_En信号为允许锁存，其详细的时序图如图X所示，该信号的第一间隔为56*27BYTE，第二间隔为56*26BYTE，正好对应于下行的第一组GRANT系列的有效GRANT数为27，第二组GRANT系列的有效GRANT数为26，两个加起来的长度正好对应上行的一个帧长为56*53BYTE。同时，信号的有效宽度为1BYTE。Delay_Base信号是一个间隔宽度为56*53BYTE，而信号有效宽度为1BYTE的周期信号，此处的56是指上行CELL的长度。图中，W1、W2表示将TD分解时，BYTE延时值W取了两个值为W1、W2，W可以取W1或W2只说明BYTE延时值W是可变化的。至于何时应取W1，何时应取W2主要取决于由OLT得到的TD值根据分解公式计算所得。
BYTE延时就是通过PHASE_ADJUST模块产生的两个使能信号时钟使能信号Phase_Adjust_Clk和允许锁存信号Latch_En来控制完成。
BYTE延时的具体实现过程是这样的1)GRANT序列按并行方式输入COMP模块，COMP收到这些GRANT后进行分析，将属于本ONU的GRANT分析出来，并将比较结果送至ENCODE模块。其中，四个COMP模块分别对应对四种不同GRANT的比较分析。
对于每个ONU而言，有四种GRANTDATA GRANT，PLOAMGRANT，测距许可(RANG GRANT)，分离时隙许可(DIVIDED GRANT)；而每个不同ONU的DATA GRANT、PLOAM GRANT是不同的，RANGGRANT对每个ONU是一致的，DIVIDED GRANT可以多个ONU是相同的，也可以不同。
比较的结果CP0为1对应于下行的GRANT与本ONU的DATA GRANT相同，否则为0；CP1为1对应于下行的GRANT与本ONU的PLOAMGRANT相同，否则为0；CP2为1对应于下行的GRANT与本ONU的RANGGRANT相同，否则为0；CP2为1对应于下行的GRANT与本ONU的DIVIDED GRANT相同，否则为0。
2)ENCODE模块收到比较结果后，对该结果进行编码，其编码规则如表一所示
表一 比较结果与编码数据对照表表一中，CP0--CP3代表比较器输出的结果，当输入的GRANTS码流与本ONU相对应的四种GRANTS的值相等时，相应的比较结果为1，表示OLT要求本ONU在与GRANT相对应的时隙发送相应数据。由于在每一个时隙只能发送一种数据，或不发送数据。当出现别的比较结果时，表明出现异常情况。输出的CODE[2]为1表示在此GRANT对应的时隙将要发送数据，为0表示不发送数据；而CODE[1]、CODE
则代表将要发送何种数据，为00表示要发送ATM CELL，为01表示要发送PLOAM，为10表示要发送RANG PLOAM，为11表示要发送微时隙(MINISLOT)。
采用ENCODE的主要优点是可以屏蔽掉错误的情况，避免错误向下级传输，同时编码后，中间处理时所需的逻辑量减小了四分之一。
3)ENCODE模块将编码送至SHIFT模块中进行移位，当LAT模块收到允许锁存信号Latch_En后，再将SHIFT模块中数据锁存至LAT中。其中，Latch_En信号由PHASE_ADJUST模块，就是用于在合适的时刻将SHIFT模块的数据锁存进LAT模块中。
图7为LAT模块的内部详细时序图，从图7中可以看出，GRANT 27后面有一处插0操作，是由于G.983.1中规定对GRANT系列的CRC是7字节的并行CRC，而GRANT 22～27才6个字节，因此，为满足G.983.1协议的规定，必须按协议规定在随后插入一个0进行CRC计算。
图中的CRC寄存也是一个操作，主要因为第27个GRANT后一字节就是下行携带的CRC值，如果不做寄存处理，即暂存起来，本地插0计算完CRC后，无法与携带的CRC值进行比较校验，寄存起来后就可以随时进行比较校验。
图中的TE，根据ITU_TG.983.1规定只要满足7～9CELL的范围即可，其对每个系统是固定的。图中Latch_En信号为高时，表示允许锁存。
CELL延时主要是通过DLY_LINE模块实现，DLY_LINE模块由延迟移位寄存器实现，其输出选择由N来确定。
图5、图6分别表示第一组和第二组GRANT数据移位进移位寄存器的时序图。参见图5、图6可知，CELL延时实现的具体操作是这样的DLY_LINE模块是将锁存起来的GRANT通过并行时钟Clk以及时钟使能信号Phase_Adjust_Clk移入延时寄存器中进行延时，延时寄存器的输出通过延时值N选择。当GRANT使能信号为低时，对前7个字节进行并行CRC校验。
BIT延时模块的主要功能是实现突发延时控制BIT精度的调整和正常工作过程中的突发延时值TD的动态调整。BIT精度的调整通过移位寄存器来实现，而TD的动态调整通过映射的方法实现。
BIT精度调节的具体实现是通过256bit的移位寄存器来实现延时的功能，同时通过多级复用器(MUX)来实现高速选择器的功能。如图8所示，由256个1比特的寄存器极连构成的256比特移位寄存器70经过四级四选一的选择，可选择输出移位寄存器中某一位的值。由于实际的传输速率太高，完成起来比较困难，因此，在每级复用后均加上1bit的延时，以使硬件能简单实现。图中的M表示BIT延时值，而M[7∶6]、M[5∶4]、M[3∶2]、M[1∶0]分别表示M的某两位，正好与高速选择器的四级选择一一对应。
关于BIT延时部分的动态调整，从前面N、W、M的计算公式中已经可以看出其映射关系，比如M的值中加上124即是指M的值是以124bit为基准值，同时可在±124bit范围内调整。因此，M值的范围可保证在0～256bit之间。
而TD的动态调整主要是通过映射的方法，与BIT延时具体的映射关系进一步如表二举例所示，表二包括三个例子，每个例子左边一栏为要求移位的BIT值，范围在8bit之间，右边一栏为实际移位值，以要求移位值0bit对应实际移位值124bit为基准。
表二 BIT映射对照表如此，不但可以实现BIT精度的延时，同时可以支持TD在正负124bit范围内延时值的动态调整。
综上所述，再配合图9可以看出本发明的实现至少包含以下的步骤1)将突发延时值TD分解为信元(CELL)、字节(BYTE)、比特(BIT)三部分延时；2)设置CELL延时值为N，BYTE延时值为W，BIT延时值为M；3)根据TD的值计算出与N、W及M值相关的中间值D1、D2、L1和L2；其中，D1等于TD/(56*8)取整，L1等于TD％(56*8)取模，D2等于L1/8取整，L2等于L1％8取模；4)根据中间值计算出测距过程中N、W及M的值N等于D1，W等于D2，M等于L2+124；或者，根据中间值计算出正常工作过程中N、W及M的值首先设置测距完成后的TD值为TD1，在正常工作过程中TD为TD2，则N等于D1，W等于D2；M等于L2+124+(TD2-TD1)。
5)在并行时钟速率下，将CELL延时和BYTE延时合在一起由CELL和BYTE模块经过对下行许可序列的比较、编码、移位、锁存、延迟线延时以及解码实现延时；6)在串行时钟速率下，由移位寄存器和高速选择器实现BIT延时处理；7)采用要求移位值与实际移位值按比特映射的办法动态调整突发延时值TD。
以上所述，仅为本发明的较佳实施例而已，并非用于限制本发明的保护范围。
权利要求
1.一种异步转移模式(ATM)无源光网络系统中突发延时控制的实现方法，其特征在于该方法至少包括以下的步骤a.将突发延时值TD分解为信元(CELL)、字节(BYTE)、比特(BIT)三部分延时；b.在并行时钟速率下，将CELL延时和BYTE延时合在一起由CELL和BYTE模块经过对下行许可序列的比较、编码、移位、锁存、延迟线延时以及解码实现延时；c.在串行时钟速率下，由移位寄存器和高速选择器实现BIT延时处理；d.采用要求移位值与实际移位值按比特映射的办法动态调整突发延时值TD。
2.根据权利要求1所述的实现方法，其特征在于所述的分解突发延时值TD至少包括以下的步骤a.设置CELL延时值为N，BYTE延时值为W，BIT延时值为M；b.根据突发延时值TD的值计算出与N、W及M值相关的中间值D1、D2、L1和L2；其中，D1等于TD/(56*8)取整，L1等于TD％(56*8)取模，D2等于L1/8取整，L2等于L1％8取模；c.根据中间值计算出测距过程中N、W及M的值N等于D1，W等于D2，M等于L2+124；或者，根据中间值计算出正常工作过程中N、W及M的值首先设置测距完成后的TD值为TD1，在正常工作过程中TD为TD2，则N等于D1，W等于D2；M等于L2+124+(TD2-TD1)。
3.根据权利要求1所述的实现方法，其特征在于步骤c所述的移位寄存器是由256个1比特的寄存器极连构成的256比特移位寄存器。
4.根据权利要求1所述的实现方法，其特征在于步骤c所述的高速选择器至少包括四级四选一的复用器。
5.根据权利要求4所述的实现方法，其特征在于所述高速选择器每级复用器的输出均经过延时后再进入下一级复用器的输入。
6.一种用于实现上述方法的ATM无源光网络系统中突发延时控制装置，其特征在于至少包括CELL和BYTE延时模块、BIT延时模块；其中，CELL和BYTE延时模块主要由比较(COMP)模块、编码(ENCODE)模块、相位调整(PHASE_ADJUST)模块、移位(SHIFT)模块、锁存(LAT)模块、延迟线(DLY_LINE)模块和解码(DECODE)模块构成；下行许可序列先进入COMP模块，在COMP模块中对许可进行分析，然后将比较结果送入ENCODE模块中进行编码，编码结果送至SHIFT模块进行移位，当PHASE_ADJUST模块产生允许锁存信号时，将SHIFT模块中的数据锁存至LAT模块中，经过延时后，由DECODE模块将编码结果解码，送至相应的操作模块；BIT延时模块主要由移位寄存器和高速选择器构成；移位寄存器的值经过高速选择器的选择后输出。
7.根据权利要求6所述的延时控制装置，其特征在于所述的COMP模块包括四部分，分别用于比较数据许可(DATA GRANT)、物理层操作维护管理(PLOAM GRANT)、测距许可(RANG GRANT)以及分离时隙许可(DIVIDED GRANT)。
8.根据权利要求6所述的延时控制装置，其特征在于所述的延迟线(DLY_LINE)模块由延迟移位寄存器组成。
9.根据权利要求6所述的延时控制装置，其特征在于所述的移位寄存器是由256个1比特的寄存器极连构成的256比特移位寄存器。
10.根据权利要求6所述的延时控制装置，其特征在于所述的高速选择器至少包括四级四选一的复用器。
11.根据权利要求10所述的延时控制装置，其特征在于所述高速选择器每级复用器的输出均经过延时后再进入下一级复用器的输入。
12.根据权利要求11所述的延时控制装置，其特征在于所述的延时为1比特。
全文摘要
本发明公开了一种ATM无源光网络系统中突发延时控制的实现方法,该方法至少包括以下的步骤:a.将突发延时值TD分解为信元(CELL)、字节(BYTE)、比特(BIT)三部分延时;b.在并行时钟速率下,将CELL延时和BYTE延时合在一起由CELL和BYTE模块经过对下行许可序列的比较、编码、移位、锁存、延迟线延时以及解码实现延时;c.在串行时钟速率下,由移位寄存器和高速选择器实现BIT延时处理;d.采用要求移位值与实际移位值按比特映射的办法动态调整突发延时值TD。本发明还公开了一种实现上述方法的突发延时控制装置。
文档编号H04J14/08GK1380757SQ0111046
公开日2002年11月20日 申请日期2001年4月11日 优先权日2001年4月11日
发明者黄世军 申请人:华为技术有限公司