专利名称：数码缆线接收器的制作方法
技术领域：
本发明涉及缆线广播信号接收用装置，更特别地，本发明涉及到的数码缆线接收器中OOB QPSK(Out-OF-Band Quadrature Phase ShiftKeyin)信号发送/接收器和POD(Point-Of-Deployment)接口构成了一个芯片(chip)，从而提高了系统功能，并且还节省了费用。
背景技术：
在世界范围内广播媒体的数字化趋势高速发展的今天，国内也开始地面波广播和卫星广播。
现在国内60％的电视用户都是依靠有线电视网来收看电视节目，这种情况下，有线广播的数码化的起步比起卫星和地面波广播有些晚，但最近有线广播的数码系统导入事业也得到了蓬勃发展。
信息通讯部门从1999年开始推进有线广播的数码化，于2001年将美国方式的开放缆线标准选定为国内数码有线广播标准。
所谓开放式缆线标准是，适用于有线电视Laboratoris公司(CabellabsCadel Television Laboratoris.inc.)制作的数码有线电视机顶盒(Set Top Box)以及其它数码装置的一整套接口规格。
在美国，有线广播占据了整个广播市场的最大份额，但包括顶端器(Head-end)装备和机顶盒在内的装备市场几乎被摩托罗拉和Scientific Atlanta两家公司所垄断；从而形成了装备市场的封闭性。为了打破这种封闭性，从2005年开始规定从机顶盒分离出限制接收和与之相关的部分。
开放缆线(Open Cable)标准为了满足FCC规定，将现有机顶盒分成解除限制接收部分的用户终端(Host)和包括限制接收部分的限制接收模块(PODPoint Of Deploymet)。
开放缆线(Open Cable)标准要满足如下功能。
第一，支持FCC要求事项的功能，其中包括限制接收功能的可分离功能、竞争市场上购买用户终端机、与现有数码有线广播系统的整合性等。
第二，支持性能参数，以此达到可收容网络运用和音频以及视频品质的水准。
第三，支持脱离式限制接收模块的限制接收功能。
第四，带宽外得到信号支持。
为了与EPG(Electronic Program Guide)相关服务的提供、资格管理信息(EMMEntitlement Management Message)、数据服务等，要使用特定带宽。
第五，要支持与IEEE1394连接相关的HDTV压缩信号传送流的输出功能。
第六，要支持可满足上级程序MPAA(Motion Picture Associationof American)要求事项的复制功能。
此外，还要支持下载(download)功能和应用软件(software)等。
图1是关于数码有线广播中必须的各构成要素之间整合的开放缆线(Open Cable)基本构成。
正如图1所示，共有6种整合规格(OCI-H1、OCI-H2、OCI-H3、OCI-N、OCI-C1、OCI-C2)；在此基础上再追加定义主机(或机顶盒)基本核心功能的HCR(Host Core Functional)规格和适用DOCSIS(DataOver Cable Service Interface Specification)缆线调制解调器的过程中所需的DSG(Docsis Settop Gateway)规格。
以上6种整合规格大体可分为有线网络整合(OCI-N)、用户终端机和限制接收模块整合(OCI-C1，OCI-C2)、用户终端机和外部装置的整合(OCI-H1，OCI-H2，OCI-H3)。
上述有线网络整合(OCI-N)通过传送线路规定了用户终端机中发送/接收的信号；用户终端机和限制接收模块整合(OCI-C1，OCI-C2)规定了用户终端机和限制接收模块之间的整合信号；用户终端机和外部装置整合(OCI-H1，OCI-H2，OCI-H3)规定了用户终端机和TV、VCR等外部装置之间的整合信号。
上述有线网络整合可以收纳SCTE(society of Cabletelecommunication Engineer)标准“Digital Cable Networkinterface Standard(SCTE 40 2001)”。该整合将用户终端机和CATV网之间的信号区分为物理阶层特性、传输层特性、服务以及相关协议栈，并进行了规定。
上述用户终端机和限制接收模块整合中，相应于防内容复制技术OCI-C2部分的防复制系统如下。
图2是开放缆线在规格中防复制的部分的标示图。
图2中标示了两种防复制系统。
一个是，以数码有线广播发送系统为中心的接收限制系统(CASConditional Access System)；另外一个是从主机中分离出来的POD(Point of Deployment，接收限制装置)和主机之间的防复制系统(CPSCopy Protection System)。
一般性的防复制系统指的是CPS，因此又叫做POD防复制系统。
在这里，对POD装置进行简单的介绍；现有的数码广播接收装置系统中内设有(Imbedded CA System)从信号发送系统接收已加密内容，然后选择性地恢复成一般影象的功能。将这种接收限制装置从接收装置中分离出来的安全模块(Security Module)，就叫做POD。
图3是防复制系统CPS的功能模块图；从图面上看，在信号发送系统中被加密的数码内容在用户接收装置-POD中重新被解码(CA PayloadDecryption)，变更为纯文本形式的数码内容；该内容被防复制系统标准规格中的加密方式重新被加密(CP Encryption)，然后传送到主机中。通过上述加密处理，禁止了数码内容以纯文本形式从POD传送至主机的现象。
这种CAS虽然适用于所有内容，但这并不意味着所有内容必须加密后才能传送。就是说，与接收限制系统无关的内容，例如带有公共性质的频道中，不管是谁都能接收信号，只是对高级数码内容采取防复制保护。
防复制中是否加密的决定过程中，最具决定性的标准是给制作相关内容的内容制作企业赋予优先权。决定防复制系统容许与否的信息是CCI(Copy Control Information)，要将该信息对应于要传送的数码内容，下达到接收者的POD中。在信号发送系统中，这种信息包括在CAS辅助系统中，并按用户或者装置，在MPEG2 TS(Transport Stream)范围内以Private Section形态向高级数码内容下达控制接近容许与否的信息；一般性把该信息叫做ECM(Entitlement Control Message)。这些信息通过被认证的频道传送至主机中；在这里利用的频道就是用可确定传达信息完整性的加密协议进行定义的频道。
主机根据上述CCI，控制相关内容的输出；其中，用于POD和主机之间MPEG2传送阶层加码过程的加密运算法则，采用作为标准模块加密运算法则的DES(Data Encryption Standard)。
开放缆线标准有以下规定已编码数码频道的服务/系统信息、资格管理迅息(EMMEntitlement Management Message)、数据等要通过带域外频道进行传送，而且SCTE 40(2001)要在DVS167和DVS178两种方式中选取一样。
带外传输要形成两方向传输，下行(downlink)和上行(uplink)都利用QPSK(Quadrature Phase Shift Keying)调制。可支持下行时的传输速度1.544Mbps，2.408Mbps，3.088Mbps和上行时的传输速度0.256Mbps，1.544Mbps，3.088Mbps。下行时的使用频率带宽为70-130MHz；上行时的使用频率带宽为5-42MHz。下行时的RF频道带宽为1.0/1.5/2.0MHz；上行时是1.192/1.0/2.0MHz。
图4是开放缆线系统的构成图。
缆线顶端器(Cable Head-end)401将图象、语音等的MPEG-2 TS(Transport Stream)载在带内(In-Band)信号中，传送至开放缆线机顶盒(Open Cable STB)402、有线DTV(Cable Ready DTV)403等QAM接收器中；接着，QAM接收器对上述缆线顶端器接收到的带内信号进行解调(Demodulation)处理。
除此之外的控制信号(control signal)，在带外(Out of BandOOB)的缆线顶端器401和QAM接收器之间形成双向传输。
另外，为了接收限制系统(CASConditional Access System)和防复制系统(CPSCopy Protection System)，从主机提供POD(Pointof Deployment)卡404。
另外，上述QAM接收器被分成对带内(In-Band)信号进行解码的部分、发送接收带外(OOB)信号的部分、与POD卡404之间的接口部分。
现有技术则由对带内信号进行解码处理的部分、发送接收带宽外信号的部分、与POD卡之间的接口部分组成。
芯片和芯片之间用I2C接口相连；通过上述I2C接口连接时，各芯片的性能很难达到最佳，而且必须要单独制作每个芯片，因此会增加生产单价。
发明内容
本项发明的目的就是要解决上述问题；本项发明提供的数码缆线接收器中，发送接收带外(OOB)信号的部分、与POD卡之间的接口部分构成了一个单一芯片，因此不但提高了系统性能，而且还降低了生产成本。
本项发明中的数码缆线接收器，由缆线顶端器和发送/接收带外(OOBOut of Band)信号的OOB发送接收装置以及向POD(Point ofDeploymetn)卡以及记忆PC卡提供接口功能的POD接口装置构成了一个单一芯片。
上述OOB接收装置由以下几个部件组成第1增益增幅器，从上述缆线顶端器接收OOB信号，并增幅至适合于系统的信号水平；A/D转换装置，将上述第1增益增幅器的模拟输出信号转换成数码信号；自动增益控制器，控制上述第1增益增幅器的增幅值；解调装置，接收上述A/D转换装置的输出信号，并补偿频道误差；差分解码器，接收上述解码器的输出信号，并将上述缆线顶端器解码的信号重新编码，恢复为原来的信号；频率合成器，下载转换接收信号。
另外，上述OOB发送装置则由以下几个部件组成PLL(Phase LoopLock)，将接收时钟转换成适用于系统内部的频率等级；调节器，从上述POD接口装置接收信号，并转换成频谱；直接数码频率合成器，为上述调节器的频谱转换，已表格形式保存所需数据；脉冲形成器，将上述调节器输出的信号脉冲变换到缆线顶端器需要的等级；D/A转换装置，将上述脉冲形成器输出的数码信号转换成模拟信号；第2增益增幅器，将上述D/A转换装置输出信号的大小增幅到上述缆线顶端器所需的等级；脉冲控制器，控制上述第2增益增幅器的增幅值。
上述POD接口装置由以下几个部件组成PC卡连接器，可支持POD卡以及记忆PC卡；多路复用装置，将上述缆线顶端器发送的带内(InBand)信号传送至主机；热插拔装置，插入/拔出上述POD卡或者记忆PC卡时，进行相应感应，并自动接通电源以及进行初始化；PCMCIA(Personal Computer Memory Card International Association)控制装置，向上述POD或者记忆PC卡提供接口；适用CPU接口逻辑的主机接口；控制芯片工作的寄存器；中断信号发生装置，从外部接收到中断信号或者发生非常状态时，产生中断信号，并控制回路根据中断信号工作。
本项发明中的数码缆线接收器有以下优点第一，由OOB信号发送/接收装置和POD卡接口装置构成了一个单一芯片，既可以提高系统性能，还可以节减生产成本。
第二，不仅可以支持与POD卡接口，而且还可以支持主机接口和PC卡接口，因此系统的应用(application)范围更加广阔。
第三，对带内(In Band)信号追的输入和输出追加了混合(Muxing)功能，因此可以进行多种形态的数据输出。
第四，用主机接口内部寄存器代替普通芯片提供的I2C接口执行读写功能，可以在更快的时钟内进行连接，从而实现了系统的最佳化。
图1是开放缆线标准整合规格标示图；图2是开放缆线在规格中防复制的部分的标示图；图3是防复制系统的功能模块图；图4是一般开放缆线系统的构成图；图5是本项发明中数码缆线接收器的构成图。
**附图主要部分符号说明**501OOB接收装置502OOB发送装置503POD接口装置
具体实施例方式
可以通过附图及实例说明，可明确了解本项发明的其他目的、特征以及优点。
下面参照附图，对本项发明的实例进行详细说明。
图5是本项发明中数码缆线接收器的标示图；从缆线顶端器(CableHead-end)接收带外(OOB)控制信号的OOB(Out of Band)接收装置501和向缆线顶端器发送控制信号的OOB发送装置502以及向记忆PC卡提供接口功能的POD接口装置503构成了单一芯片。
上述OOB接收装置501由第1增益增幅器501a、A/D转换装置501b、解调器501c、自动增益控制器501c以及频率合成器501f组成。
从缆线顶端器接收的44MHz带宽控制信号，通过上述第1增益增幅器501a，被增幅到适合于系统的等级；然后通过A/D转换装置501b转换成数码信号，输入到解调器(demodulator)501c中。这时，上述自动增益控制器501e利用A/D转换装置501b的输出信号，控制上述第1增幅器501a的增幅值。
上述解调器501c为了补偿频道误差以及进行均衡(Equalizing)处理，通过长回路载波恢复(Long loop carrier recovery)将通带信号转换成基带(baseband)信号，并通过定时恢复回路(timingrecovery loop)进行再采样(resampling)；然后通过带有0.3和0.5滚降系数(roll-off factor)的平方根奈奎斯特滤波器(square rootNyquist filter)。接着通过6TAP(tap)DFE(Decision feedbackequalizer)清除ISI(Inter symbol Interference)，并补偿残留相位误差(Phase error)。
另外，差分解码器(Differential decoder)501d中，为了补偿缆线顶端器中解码的信号，对上述解调器501c的输出信号进行编码(encoding)恢复到原来信号，并将该恢复信号(DRX)传送到POD接口装置503中。这时，为了达到同步，同时将2倍于调制速率(symbolrate)的时钟(CRX)传送至POD接口装置503。
另外，由于上述频率合成器501f支持104MHz-174MHz的本地振荡器(local oscillator)，可以将接收信号降频(down-conversion)为70-130MHz带宽。
上述OOB发送装置502由调节器502a、直接数码频率合成器(Direct Digital Frequency Synthesizer以下简称DDFS)502b、脉冲形成器(Power shaper)502c、D/A转换装置502d、第2增益增幅器502e、脉冲控制器502f以及PLL(Phase Loop Lock)502g组成。
上述调节器502a是作为转换频谱的模块，由平方根奈奎斯特滤波器(square-root Nyquest filter)、内插式滤波器(Interpolationfilter)、正交调制器(quadrature modulator)组成。
上述调节器502a从POD接口装置503接收ITX、QTX、ETX等信号，然后通过带有0.3-0.5滚降系数的平方根奈奎斯特滤波器，接着通过内插式滤波器将信号转换成采样频率(sample rate)。这时，调整滤波次数和TAP数，将主音调对比噪音调整为最小。
上述调节器502a的输出值，通过脉冲形成器502c转换成缆线顶端器所需的等级，然后通过D/A转换装置502d转换成模拟信号，接着通过第2增益恢复装置502e转换成适合于缆线顶端器的信号，再以5-4MHz带宽传送至上述缆线顶端器。
这时，上述DDFS502b用表格形式保存适用于调节器频谱转换的必须值；而上述脉冲控制器502f利用默认值(default)或者POD接口装置503接收到的数值，控制上述第2增益增幅器502e的增幅值。
另外，上述POD接口装置503由以下几个部件组成PC卡连接器(card connector)503a，可支持POD卡以及记忆PC卡；OOB多路器503b，从缆线顶端器接收到的带内(In Band)信号MPEG 2TS(TransportStream)多路复用至主机；TS输出多路器503c；TS输入多路器503d；TS输入选择装置504e；解码器(descrambler)504f；TS输入选择装置504g；VPP SW503h、VCC SW503i、热插拔控制器503j，提供热插拔(Hot-SWAP)功能，感应POD卡或者记忆PC卡的插入/拔出操作，并自动连接电源以及进行初始化；PCMCIA(Personal Computer MemoryCard International Association)控制器503k，向POD卡或者记忆PC卡提供接口；CPU接口逻辑的主机接口5031；控制芯片工作的寄存器503m；中断信号发生装置504n，从外部接收到中断信号或者发生非常状态时，产生中断信号，并控制回路根据中断信号工作。
从缆线顶端器接收到的带宽内信号传送至主机(host)的路径有三种；第一，通过TS输入多路器504d、TS输入选择装置504e、TS输出选择装置504g将带内信号直接传送至主机；第二，通过TS输入多路器504c、PC卡连接器504a将从缆线顶端器接收到的带内信号传送至POD卡，然后再经由POD卡，重新通过PC卡连接器504、TS输入多路器504c、TS输入选择装置504e、TS输出选择装置504g传送至主机。
第三，从POD卡，通过PC卡连接器504a、TS输入多路器504d接收信号，再通过TS输入选择装置504e传输到解码器504f，然后在解码器504f中对上述POD卡的PC(Copy Protection)进行解码，再通过TS输出选择装置504g传送至主机(HOST)。
上述主机接口5031可以利用内部寄存器503m进行读写功能，因此比一般芯片提供的I2C接口其接口时钟会更快一些。
通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。因此，本项发明的技术性范围并不能局限于明细书上的详细说明内容；必须要根据专利申请的范围来确定其技术性范围。
权利要求
1.一种数码缆线接收器，其特征在于，由缆线顶端器和发送/接收带外(OOBOut of Band)信号的OOB发送接收装置；以及向POD(Point of Deploymetn)卡以及记忆PC卡提供接口功能的POD接口装置构成了一个单一芯片。
2.如权利要求1所述的数码缆线接收器，其特征在于，上述OOB接收装置由以下几个部件组成第1增益增幅器，从上述缆线顶端器接收OOB信号，并增幅至适合于系统的信号水平；A/D转换装置，将上述第1增益增幅器的模拟输出信号转换成数码信号；自动增益控制器，控制上述第1增益增幅器的增幅值；解调装置，接收上述A/D转换装置的输出信号，并补偿频道误差；差分解码器，接收上述解码器的输出信号，并将上述缆线顶端器解码的信号重新编码，恢复为原来的信号；频率合成器，下载转换接收信号。
3.如权利要求1所述的数码缆线接收器，其特征在于，上述OOB发送装置由以下几个部件组成PLL(Phase Loop Lock)，将接收时钟转换成适用于系统内部的频率等级；调节器，从上述POD接口装置接收信号，并转换成频谱；直接数码频率合成器，为上述调节器的频谱转换，已表格形式保存所需数据；脉冲形成器，将上述调节器输出的信号脉冲变换到缆线顶端器需要的等级；D/A转换装置，将上述脉冲形成器输出的数码信号转换成模拟信号；第2增益增幅器，将上述D/A转换装置输出信号的大小增幅到上述缆线顶端器所需的等级；脉冲控制器，控制上述第2增益增幅器的增幅值。
4.如权利要求1所述的数码缆线接收器，其特征在于，上述POD接口装置由以下几个部件组成PC卡连接器，可支持POD卡以及记忆PC卡；多路复用装置，将上述缆线顶端器发送的带内(In Band)信号传送至主机；热插拔装置，插入/拔出上述POD卡或者记忆PC卡时，进行相应感应，并自动接通电源以及进行初始化；PCMCIA(PersonalComputer Memory Card International Association)控制装置，向上述POD或者记忆PC卡提供接口；适用CPU接口逻辑的主机接口；控制芯片工作的寄存器；中断信号发生装置，从外部接收到中断信号或者发生非常状态时，产生中断信号，并控制回路根据中断信号工作。
全文摘要
本发明涉及一种数码缆线接收器，该发明中由以下几个部件构成了一个单一芯片缆线顶端器；接收带外(OOBout of Band)信号的OOB信号发送装置；向POD(Point Of Deployment)卡及记忆PC卡提供接口功能的POD接口装置。
文档编号H04L27/00GK1735085SQ20041005333
公开日2006年2月15日 申请日期2004年8月2日 优先权日2004年8月2日
发明者洪永珍, 宋承哲, 辛竞旭, 申景宇, 具滋赫 申请人:上海乐金广电电子有限公司