专利名称：定时信号发生电路以及具有该电路的拍摄装置的制作方法
技术领域：
本发明涉及一种定时信号发生电路以及具有该电路的拍摄装置。
背景技术：
采用包括有CCD(Charge Coupled Device，电荷耦合器件)等的固态图像拾取元件的数字照相机和数字可携式摄像机具有用于产生多种定时信号以驱动固态图像拾取元件的定时信号发生电路。
包括这种定时信号发生电路的近来的照相机除了普通拍摄模式之外还具有多种拍摄模式功能如自动聚焦模式，高速快门模式等等。
因此定时信号发生电路需要为各个拍摄模式产生多组上述的多种定时信号。
下述定时信号发生电路公知为用于如此产生多种定时信号的定时信号发生电路，该定时信号发生电路内部具有存储器，预先将将要产生的多种定时信号的上升沿位置数据和下降沿位置数据存储在存储器中，并且利用存储在存储器中的上升沿位置数据和下降沿位置数据产生多种定时信号(例如，参考日本专利特开No.2002-51270(专利文献1))。
如图7所示，该定时信号发生电路100包括微机接口101，用于接收从微型计算机输入的控制信号S100；RAM 102，其根据从微机接口101输入的各种设置信号S101，存储将要产生的多种定时信号S103的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4；脉冲发生器103，其利用根据存储在RAM 102中的位置数据SET1到SET4和RST1到RST4而产生的上升沿信号和下降沿信号S102，以及从微型计算机输入的垂直同步信号VR和水平同步信号HR来产生希望的定时信号S103。
形成定时信号发生电路100的RAM 102包括为每一种拍摄模式划分的多个模式区M1和M2，并且在每个模式区M1和M2中还包括，为该模式中所需的多个定时信号S103的每一个信号所划分的多个信号区Va1到Va8。
所有的信号区Va1到Va8都具有用于存储各条上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4的八个定时存储区n，其中的条数等于具有将要产生的全部定时信号S103的脉冲数目最多的定时信号S103的脉冲数目。
当将要产生多个希望的定时信号S103时，将定时信号S103的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4输入到所有的定时存储区n。脉冲发生器103将从信号区Va1到Va8的每个读取的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4进行组合，从而产生多个希望的定时信号S103。
因此，在传统的定时信号发生电路100中，所有的信号区Va1到Va8都具有八个用于存储各条上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4的定时存储区n，其中的条数在数目上等于具有将要产生的全部定时信号S103的具有最大脉冲数目(这种情况下为四个脉冲)的定时信号S103的脉冲数目，并且将定时信号S103的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4输入到所有的定时存储区n。
就是说，即使当在将要产生的多个定时信号S103中，具有少于最多脉冲量的定时信号S103将要产生时，也总是将上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4存储在所有的定时存储区n中。
从而产生定时信号S103所不需要的定时存储区n存储了实际上没有使用的伪上升沿位置数据和下降沿位置数据DM。由于存储伪上升沿位置数据和下降沿位置数据DM的定时存储区n，所以很难减小RAM 102的存储容量。
此外，由于即使对实际上不使用的伪上升沿位置数据和下降沿位置数据DM也需要功率，所以很难降低功率消耗。
发明内容
根据本发明的一个实施例，提供一种定时信号发生电路，其包括用于存储将要产生的定时信号的脉冲的上升沿位置数据和下降沿位置数据的存储器；用于根据上升沿位置数据和下降沿位置数据产生定时信号的脉冲发生器；其中存储器存储指示定时信号脉冲数目的脉冲计数数据，并且脉冲发生器包括用于根据各条上升沿位置数据产生上升沿信号的上升沿信号发生电路，用于根据各条下降沿位置数据产生下降沿信号的下降沿信号发生电路，用于设置数目上对应于脉冲计数数据的上升沿信号发生电路和下降沿信号发生电路所产生的上升沿信号和下降沿信号为有效状态的有效控制电路，以及用于根据有效控制电路设置为有效状态的上升沿信号和下降沿信号产生定时信号的脉冲发生电路。
因此，当将要产生希望定时信号时，不需要存储实际上不使用的伪上升沿位置数据和下降沿位置数据。从而可以利用具有低存储容量的相对便宜的存储器来形成定时信号发生电路以降低制造成本。
此外，由于消除了伪上升沿位置数据和下降沿位置数据所需要的功率，所以可以降低功率消耗。
根据本发明的另一实施例，提供一种包括定时信号发生电路的拍摄装置，其中定时信号发生电路包括用于存储将要产生的定时信号的脉冲的上升沿位置数据和下降沿位置数据的存储器，以及用于根据上升沿位置数据和下降沿位置数据产生定时信号的脉冲发生器，存储器存储指示定时信号脉冲数目的脉冲计数数据，以及脉冲发生器包括用于根据各条上升沿位置数据产生上升沿信号的上升沿信号发生电路，用于根据各条下降沿位置数据产生下降沿信号的下降沿信号发生电路，用于设置数目上对应于脉冲计数数据的上升沿信号发生电路和下降沿信号发生电路所产生的上升沿信号和下降沿信号为有效状态的有效控制电路，以及用于根据有效控制电路设置为有效状态的上升沿信号和下降沿信号产生定时信号的脉冲发生电路。
因此，由于能够采用具有低存储容量的相对便宜的存储器，所以能够降低制造成本，并且能够提供消耗较少功率的拍摄装置。
图1是示出根据本发明实施例的拍摄装置的框图；图2是示出包括在根据本发明实施例的拍摄装置中的定时信号发生电路的框图；图3是示出包括在根据本发明实施例的定时信号发生电路中的脉冲发生器的电路图；图4是示出由脉冲发生器产生的定时信号的时序图；图5是示出脉冲发生器的另一实施例的电路图；图6是示出由脉冲发生器产生的定时信号的时序图；图7是示出常规定时信号发生电路的框图。
具体实施例方式
根据本发明实施例的拍摄装置具有用于产生驱动图像拾取元件的定时信号的定时信号发生电路。
该定时信号发生电路具有用于存储将要产生的每个定时信号脉冲的上升沿位置数据和下降沿位置数据的存储器，和用于根据上升沿位置数据和下降沿位置数据产生定时信号的脉冲发生器。
尤其是，包括在定时信号发生电路中的存储器存储指示将要产生的每个定时信号脉冲的数目的脉冲计数数据。
脉冲发生器具有根据存储在存储器中的每个上升沿位置数据确定每个定时信号的上升沿来产生上升沿信号的上升沿信号发生电路，和类似地根据存储在存储器中的每个下降沿位置数据确定每个定时信号的下降沿来产生下降沿信号的下降沿信号发生电路。
尤其是，脉冲发生器具有设置数目上对应于上述脉冲计数数据的上升沿信号发生电路和下降沿信号发生电路产生的上升沿信号和下降沿信号为有效状态(actives tate)的有效(active)控制电路。
从而，定时信号发生电路的存储器可以由具有低存储容量的相对便宜的存储器来形成，其能够存储仅脉冲计数数据和数目与将要产生的定时信号脉冲的数目相等的各条上升沿位置数据和各条下降沿位置数据。
从而可以降低定时信号发生电路的制造成本。
此外，可以降低存储在存储器中的上升沿位置数据和下降沿位置数据的数据量。因而可以减少定时信号发生电路的功率消耗。
脉冲发生器还具有用于使脉冲发生电路重复执行预定次数的信号输出的重复电路(repeat circuit)。
在产生其中预定图案(pattern)重复出现预定次数的定时信号的过程中，该重复电路预先在其中设置预定图案的重复次数，并且通过计数器对预定图案的重复计数。
重复电路使得有效控制电路运行直到计数器已计数了重复的预定次数，由此使得脉冲发生电路执行预定次数的信号输出。
脉冲发生器还包括偏移(offset)电路，用于使脉冲发生电路停止信号输出预定时间。
该偏移电路在多个定时信号产生之前被供给上升沿偏移信号时，保持所有的定时信号为无效状态(inactive state)预定时间，并且当在多个定时信号发生之后被供给后沿(trailing edge)偏移信号时，再次保持所有的定时信号为无效状态预定时间。
从而，可以产生多个复杂的定时信号而不增加存储器容量。因此能够实现各种拍摄模式。
如图1所示，根据本发明实施例的拍摄装置1包括由CCD(电荷耦合器件)、用于驱动CCD的驱动电路等等形成的拍摄电路2；用于将由拍摄电路2获取的图像的模拟图像信号S1转换成数字图像信号S 3的模/数转换器3；通过将从模/数转换器3输入的数字图像信号S 3进行数字图像处理如亮度和色差处理等等而产生视频信号S4的微型计算机4；以及用于基于从微型计算机4输入的各种控制信号S5、垂直同步信号VR、水平同步信号HR等等产生用于驱动CCD的定时信号S6并且将该定时信号S6提供给拍摄电路2的定时信号发生电路5。
如图2所示，包括在拍摄装置1中的定时信号发生电路5包括微机接口6、RAM(随机存储器)7、脉冲发生器8。
微机接口6是用于将从微型计算机4输入的各种控制信号S5作为设置信号S7输出的接口电路。
RAM 7是用于存储指示多种定时信号S6的每个脉冲的上升沿时刻的上升沿位置数据SET和指示多种定时信号S6的每个脉冲的下降沿时刻的下降沿位置数据RST的存储电路。
RAM 7包括为每个拍摄模式划分的多个模式区MA和MB，并且在模式区MA和MB的每个中还包括，为模式中必需的多个定时信号中的每个而划分的八个信号区(signal area)V1到V8。
尤其是，信号区V1到V8具有用于根据每个拍摄模式中所采用的每个定时信号S6的脉冲数目来存储预定数目个上升沿位置数据SET和预定数目个下降沿位置数据RST的定时存储区m。
就是说，用于产生具有四个脉冲的定时信号S6的信号区(模式区MA中的信号区V1和V2)具有用于存储四个上升沿位置数据SET1到SET4和四个下降沿位置数据RST1到RST4的一共八个定时存储区m。用于产生具有一个脉冲的定时信号S6的信号区(模式区MB中的信号区V1到V8)具有用于存储一个上升沿位置数据SET1和一个下降沿位置数据区RST1的一共两个定时存储区m。
在每个信号区V1到V8中RAM 7还包括用于存储指示将要产生的定时信号S6的脉冲数目的脉冲计数数据的脉冲计数存储器Pm1到Pm8。
脉冲发生器8是下述逻辑电路，其从RAM 7读取包括脉冲计数数据P_CNT、上升沿位置数据SET、下降沿位置数据RST等的各种参数S8，并且根据参数S8以及从微型计算机4输入的垂直同步信号VR和水平同步信号HR产生用于驱动CCD的定时信号S6。
如图3所示，该脉冲发生器8包括根据上升沿位置数据SET1到SET4产生上升沿信号SET1′到SET4′的多个上升沿信号发生电路10a；根据下降沿位置数据RST1到RST4产生下降沿信号RST1′到RST4′的多个下降沿信号发生电路10b；设置数目上对应于上述脉冲计数数据P_CNT的上升沿信号发生电路10a和下降沿信号发生电路10b所产生的上升沿信号SET′和下降沿信号RST′为有效状态的有效控制电路18；以及根据有效控制电路18设置为有效状态的上升沿信号SET′和下降沿信号RST′产生定时信号S6的脉冲发生电路19。
多个上升沿信号发生电路10a是将从RAM 7输入的上升沿位置数据SET1到SET4与其数据是从计数器电路14输入的时钟信号CL的计数数据CNT进行比较的比较器。
上升沿信号发生电路10a然后将其中上升沿位置数据SET1到SET4的值等于计数数据CNT的值的定时上升的上升沿信号SET1′到SET4′输入到上升沿AND逻辑电路11a。
多个下降沿信号发生电路10b是将从RAM 7输入的下降沿位置数据RST1到RST4与其数据是计数器电路14输入的时钟信号CL的计数数据CNT进行比较的比较器。
下降沿信号发生电路10b然后将其中下降沿位置数据RST1到RST4的值等于计数数据CNT的值的定时下降的下降沿信号RST1′到RST4′输入到下降沿AND逻辑电路11b。
有效控制电路18包括多个上升沿AND逻辑电路11a；多个下降沿AND逻辑电路11b；用于控制该多个上升沿AND逻辑电路11a和多个下降沿AND逻辑电路11b的操作的控制电路15；以及计数器电路14。
多个上升沿AND逻辑电路11a对分别从上升沿信号发生电路10a输入到上升沿AND逻辑电路11a的上升沿信号SET1′到SET4′与从控制电路15输入的各个控制信号CR执行AND操作。由此全部或部分上升沿选择信号SET1″到SET4″被选择性地仅从产生希望定时信号S6必需的上升沿AND逻辑电路11a输出到上升沿OR逻辑电路12a。
多个下降沿AND逻辑电路11b对分别从下降沿信号发生电路10b输入到下降沿AND逻辑电路11b的下降沿信号RST1′到RST4′与从控制电路15输入的各个控制信号CR来执行AND操作。由此全部或部分下降沿选择信号RST1″到RST4″被选择性地仅从产生希望定时信号S6必需的下降沿AND逻辑电路11b输出到下降沿OR逻辑电路12b。
控制电路15将用于操纵计数器电路14的使能信号EN和时钟信号CL输入到计数器电路14。同样，控制电路15根据存储在RAM 7中的脉冲计数数据P_CNT产生控制信号CR，接着将该控制信号CR输入到上升沿AND逻辑电路11a和下降沿AND逻辑电路11b。从而控制电路15执行控制使得仅从与将要产生的定时信号S6的脉冲数目相等的上升沿AND逻辑电路11a和下降沿AND逻辑电路11b输出上升沿选择信号SET″和下降沿选择信号RST″。
计数器电路14是一个计数器，其当从控制电路15输入的使能信号EN处于有效状态时将通过对从控制电路15输入的时钟信号CL计数而得到的计数数据CNT接连地输入到上升沿信号发生电路10a和下降沿信号发生电路10b。
脉冲发生电路19包括上升沿OR逻辑电路12a，下降沿OR逻辑电路12b，以及波形同步电路13。
上升沿OR逻辑电路12a通过对从上升沿AND逻辑电路11a输入的上升沿选择信号SET″执行OR操作来产生用于确定定时信号S6的上升沿位置的上升沿确定信号SET12a。上升沿OR逻辑电路12a将上升沿确定信号SET12a输入到波形同步电路13。
下降沿OR逻辑电路12b通过对从下降沿AND逻辑电路11b输入的下降沿选择信号RST″执行OR操作来产生用于确定定时信号S6的下降沿位置的下降沿确定信号RST12b。下降沿OR逻辑电路12b将下降沿确定信号RST12b输入到波形同步电路13。
波形同步电路13是SR型触发器，用于产生在上升沿确定信号SET12a的上升沿时刻上升以及在下降沿确定信号RST12b的下降沿时刻下降的定时信号S6。
由此形成的定时信号发生电路5如下产生如图4所示的不同的定时信号S6 Vs1到Vs8，。
当将要产生如定时信号S6 Vs1到Vs6那样的具有四个脉冲的定时信号S6时，在图2所示的RAM 7中提供的脉冲计数存储器Pm1到Pm6存储指示将要产生的定时信号S6的脉冲数目为四的脉冲计数数据P_CNT，并且模式区MA内的信号区V1到V6存储各个定时信号S6的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4。
接着，存储在RAM 7中的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4被分别输入到上升沿信号发生电路10a和下降沿信号发生电路10b。
当使能信号EN和时钟信号CL从控制电路15输入到计数器电路14时，计数器电路14就接连地将通过对时钟信号CL计数而得到的计数数据CNT输入到上升沿信号发生电路10a和下降沿信号发生电路10b。
上升沿信号发生电路10a和下降沿信号发生电路10b将从计数器电路14输入的计数数据CNT的值与从RAM 7输入的上升沿位置数据SET1到SET4和下降沿位置数据RST1到RST4的值进行比较。上升沿信号发生电路10a和下降沿信号发生电路10b将其中上升沿位置数据SET1到SET4的值等于计数数据CNT的值的时刻上升的上升沿信号SET1′到SET4′输入到上升沿AND逻辑电路11a，并且将其中下降沿位置数据RST1到RST4的值等于计数数据CNT的值的时刻下降的下降沿信号RST1′到RST4′输入到下降沿AND逻辑电路11b。
此时，控制电路15根据存储在RAM 7中并指示数目为四的脉冲计数数据P_CNT产生控制信号CR。控制电路15将控制信号CR输入到上升沿AND逻辑电路11a和下降沿AND逻辑电路11b。
输入控制信号CR的结果是，上升沿选择信号SET1″到SET4″从全部的上升沿AND逻辑电路11a输入到上升沿OR逻辑电路112a，而且下降沿选择信号RST1″到RST4″从全部的下降沿AND逻辑电路11b输入到下降沿OR逻辑电路12b。
上升沿OR逻辑电路12a按照输入上升沿选择信号SET1″到SET4″的顺序依次将上升沿确定信号SET12a输入到波形同步电路13。
下降沿OR逻辑电路12b按照输入下降沿选择信号RST1″到RST4″的顺序依次将下降沿确定信号RST12b输入到波形同步电路13。
波形同步电路13产生其中在上升沿确定信号SET12a上升的时刻上升并且其中在下降沿确定信号RST12b下降的时刻下降的定时信号S6 Vs1到Vs6。
当将要产生如定时信号S6 Vs7和Vs8那样具有两个脉冲的定时信号S6时，脉冲计数存储器Pm7和Pm8存储指示将要产生的定时信号脉冲的数目为二的脉冲计数数据，并且模式区MA内的信号区V7和V8存储各个定时信号S6的上升沿位置数据SET1和SET2以及下降沿位置数据RST1和RST2。
接着，存储在RAM 7中的上升沿位置数据SET1和SET2以及下降沿位置数据RST1和RST2被分别输入到与上升沿位置数据SET1和SET2以及下降沿位置数据RST1和RST2对应的上升沿信号发生电路10a和下降沿信号发生电路10b。
当使能信号EN和时钟信号CL被从控制电路15输入到计数器电路14时，计数器电路14接连地将通过对时钟信号CL计数而得到的计数数据CNT输入到上升沿信号发生电路10a和下降沿信号发生电路10b。
上升沿信号发生电路10a和下降沿信号发生电路10b将从计数器电路14输入的计数数据CNT的值与从RAM 7输入的上升沿位置数据SET1和SET2以及下降沿位置数据RST1和RST2的值进行比较。上升沿信号发生电路10a和下降沿信号发生电路10b将其中上升沿位置数据SET1和SET2的值等于计数数据CNT的值的时刻上升的上升沿信号SET1′和SET2′输入到上升沿AND逻辑电路11a，并且将其中下降沿位置数据RST1和RST2的值等于计数数据CNT的值的时刻下降的下降沿信号RST1′和RST2′输入到下降沿AND逻辑电路11b。
此时，控制电路15根据存储在RAM 7中并指示数目为二的脉冲计数数据P_CNT产生控制信号CR。控制电路15将控制信号CR输入到上升沿AND逻辑电路11a和下降沿AND逻辑电路11b。
输入控制信号CR的结果是，上升沿选择信号SET1″和SET2″被从与上升沿信号SET1′和SET2′对应的上升沿AND逻辑电路11a输入到上升沿OR逻辑电路12a，而且下降沿选择信号RST1″到RST4″被从与下降沿信号RST1′和RST2′对应的下降沿AND逻辑电路11b输入到下降沿OR逻辑电路12b。
上升沿OR逻辑电路12a按照输入上升沿选择信号SET1″和SET2″的顺序依次将上升沿确定信号SET12a输入到波形同步电路13。
下降沿OR逻辑电路12b按照输入下降沿选择信号RST1″和RST2″的顺序依次将下降沿确定信号RST12b输入到波形同步电路13。
波形同步电路13产生其中在上升沿确定信号SET12a上升的时刻上升并且其中在下降沿确定信号RST12b下降的时刻下降的定时信号S6 Vs7和Vs8。
这样，通过根据将要产生的定时信号S6的脉冲数目来改变存储在脉冲计数存储器Pm1到Pm8中的脉冲计数数据P_CNT的值，可以将存储在信号区V1到V8中的上升沿位置数据SET和下降沿位置数据RST的条数减少到最小所需数目。
因此，能够产生多个复杂的定时信号S6而不增加RAM 7的存储容量。
下面将参考图5和图6对定时信号发生电路5的脉冲发生器8的另一实施例进行描述。
根据本实施例的脉冲发生器8′通过提供重复电路16和偏移电路17给图3所示的脉冲发生器8而形成。顺便提及，在脉冲发生器8′的描述中，与图3所示的脉冲发生器8中相同的部件用相同的标号标识。
该脉冲发生器8′包括用于使脉冲发生电路19重复执行信号输出预定次数的重复电路16，以及用于使脉冲发生电路19停止信号输出预定时间的偏移电路17。由此脉冲发生器8′可以产生定时信号S6 Vr1到Vr8，其中如图6所示的预定图案#1被重复50次。
当将要产生这种定时信号S6 Vr1到Vr8时，前沿(leading edge)偏移信号STARTOFF_SET首先被输入到偏移电路17。
在输入上升沿偏移信号STARTOFF_SET之后，偏移电路17对时钟信号CL计数预定时间T1。偏移电路17然后将使能信号EN输出到计数器电路14。
在使能信号EN被输入的同时，计数器电路14开始对时钟信号CL计数，并且将计数数据CNT输入到上升沿信号发生电路10a和下降沿信号发生电路10b以开始产生定时信号S6。
这样，通过将上升沿偏移信号STARTOFF_SET输入到偏移电路17，从脉冲发生电路19输出的信号在定时信号S6的产生之前停止一预定时间T1。
接下来，如同产生如图4所示的定时信号S6 Vr1到Vr8的情况那样产生形成预定图案#1的定时信号S6 Vr1到Vr8。
在这种情况下，根据控制信号CR，上升沿选择信号SET1″和SET2″被输入到上升沿OR逻辑电路12a，并且下降沿选择信号RST1″和RST2″被输入到下降沿OR逻辑电路12b。
预先给重复电路16提供用于设置预定图案#1的重复次数(这种情况下是50次)的重复计数信号REP_CNT。
然后，重复电路16对从控制电路15输入使能信号EN的次数进行计数，在每次输出具有与预定图案相同的图案的定时信号S6的一个图案时输入使能信号EN。当输入的使能信号EN的次数达到50时，重复电路16输入使定时信号S6的产生终止的结束信号END到控制电路15。
因此，通过预先将重复计数信号REP_CNT输入到重复电路16，预定图案#1被重复预定次数使得从脉冲发生电路19输出的信号被执行预定时间T2。
在结束信号END被输入到控制电路15的同时，控制电路15改变控制信号CR，并通过结束信号END清零计数器电路14的计数值。
之后，控制电路15输出使能信号EN到计数器电路14预先设置的预定时间T3。顺便提及，在控制电路15中设置的预定时间T3可以从外部设置和更改。
计数器电路14在下述预定时间T3期间对时钟信号CL计数，其中在预定时间T3期间从控制电路15输入使能信号EN。响应于控制信号CR的输入，将上升沿选择信号SET3″从对应于上升沿信号SET3′的上升沿AND逻辑电路11a输入到上升沿OR逻辑电路12a，并且将下降沿选择信号RST3″从对应于下降沿信号RST3′的下降沿AND逻辑电路11b输入到下降沿OR逻辑电路12b。
因此，在预定时间T2内产生定时信号S6之后，产生预定时间T3内的定时信号S6。
这样，通过为脉冲发生器8提供重复电路16和偏移电路17，可以产生多个更复杂的定时信号S6而不增加RAM 7的存储容量。
本领域技术人员应该理解，在所附权利要求或其等效物的范围内，可以根据设计需要和范围内的其它因素进行各种修改，组合，次组合和替换。
权利要求
1.一种定时信号发生电路包括存储器，用于存储将要产生的定时信号的脉冲的上升沿位置数据和下降沿位置数据；以及脉冲发生器，用于根据所述上升沿位置数据和所述下降沿位置数据产生所述定时信号；其中所述存储器存储指示所述定时信号的脉冲数目的脉冲计数数据，以及所述脉冲发生器包括上升沿信号发生电路，用于根据各条所述上升沿位置数据产生上升沿信号，下降沿信号发生电路，用于根据各条所述下降沿位置数据产生下降沿信号，有效控制电路，用于将数目上对应于所述脉冲计数数据的所述上升沿信号发生电路和所述下降沿信号发生电路所产生的所述上升沿信号和所述下降沿信号设置为有效状态，以及脉冲发生电路，用于根据由所述有效控制电路设置为有效状态的所述上升沿信号和所述下降沿信号产生所述定时信号。
2.如权利要求1所述的定时信号发生电路，其中所述脉冲发生器具有用于使所述脉冲发生电路重复执行信号输出预定次数的重复电路。
3.如权利要求1或2所述的定时信号发生电路，其中所述脉冲发生器具有用于使所述脉冲发生电路停止信号输出预定时间的偏移电路。
4.一种拍摄装置包括定时信号发生电路，其中所述定时信号发生电路包括用于存储将要产生的定时信号的脉冲的上升沿位置数据和下降沿位置数据的存储器，以及用于根据所述上升沿位置数据和所述下降沿位置数据产生所述定时信号的脉冲发生器，所述存储器存储指示所述定时信号的脉冲数目的脉冲计数数据，以及所述脉冲发生器包括上升沿信号发生电路，用于根据各个所述上升沿位置数据产生上升沿信号，下降沿信号发生电路，根据各个所述下降沿位置数据产生下降沿信号，有效控制电路，用于将数目上对应于所述脉冲计数数据的所述上升沿信号发生电路和所述下降沿信号发生电路所产生的所述上升沿信号和所述下降沿信号设置为有效状态，以及脉冲发生电路，用于根据由所述有效控制电路设置为有效状态的所述上升沿信号和所述下降沿信号产生所述定时信号。
5.如权利要求4所述的拍摄装置，其中所述脉冲发生器具有用于使所述脉冲发生电路重复执行信号输出预定次数的重复电路。
6.如权利要求4或5所述的拍摄装置，其中所述脉冲发生器具有用于使所述脉冲发生电路停止信号输出预定时间的偏移电路。
全文摘要
公开了一种定时信号发生电路，其包括用于存储将要产生的定时信号的脉冲的上升沿位置数据和下降沿位置数据的存储器，和用于根据上升沿位置数据和下降沿位置数据产生定时信号的脉冲发生器，其中存储器存储指示定时信号的脉冲数目的脉冲计数数据，并且脉冲发生器包括用于根据各条上升沿位置数据产生上升沿信号的上升沿信号发生电路，用于根据各条下降沿位置数据产生下降沿信号的下降沿信号发生电路，用于设置数目上对应于脉冲计数数据的上升沿信号发生电路和下降沿信号发生电路产生的上升沿信号和下降沿信号为有效状态的有效控制电路，以及用于根据由有效控制电路设置为有效状态的上升沿信号和下降沿信号产生定时信号的脉冲发生电路。
文档编号H04N5/335GK1738371SQ200510109879
公开日2006年2月22日 申请日期2005年7月15日 优先权日2004年7月15日
发明者下野隆史, 田上浩康 申请人:索尼株式会社