专利名称：逆扫描频率系数的方法和系统的制作方法
技术领域：
本发明涉及视频数据的解码，更具体地说，涉及一种逆扫描频率系统的方法和通过逆扫描对视频数据进行解码的系统。
背景技术：
压缩视频数据有很多不同的可用的标准。这些标准包括运动图像专家组(MPEG)公布的标准。由MPEG公布的标准包括MPEG-2和MPEG-4 Part 10(又称为高级视频编码，现在又称为H.264)。
很多视频解码器系统都可对MPEG-2和H.264进行解码。然而，VC-1是由电影与电视工程师协会(SMPTE)公布并由微软提出的新标准。尽管VC-1和H.264有很多相似之处，VC-1还具有很多不同特点。
比较本发明以下结合附图介绍的系统后，现有的和传统的方法的进一步局限性和缺点对于本领域的技术人员来说是很明显的。
发明内容
本发明结合至少一副附图介绍了逆扫描多个标准的硬件实现，并在权利要求书中给出更完整得描述。
根据本发明的一个方面，提供一种解码视频数据的系统，所述系统包括逆扫描器，用于逆扫描按照第一编码标准编码的视频数据，以及逆扫描按照第二编码标准编码的视频数据。
优选地，所述第一编码标准为MPEG-2，所述第二编码标准为H.264。
优选地，所述逆扫描器对按照第三编码标准编码的视频数据进行逆扫描。
优选地，所述第一编码标准为MPEG-2，所述第二编码标准为H.264，所述第三编码标准为VC-1。
优选地，所述逆扫描器进一步包括存储器，存储与所述第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表；以及控制处理器，将所述与第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表写入所述存储器。
优选地，所述逆扫描器进一步包括逆扫描控制单元和逆扫描数据通路，用于读取一个特定的所述与第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表，并按照所述特定逆扫描表逆扫描频率系数，从而生成逆扫描频率系数。
优选地，所述逆扫描器进一步包括缓存器，用于存储所述频率系数和所述逆扫描频率系数。
根据本发明的一个方面，提供一种解码视频数据的解码器，所述解码器包括逆扫描器，逆扫描器，用于逆扫描按照第一编码标准编码的视频数据，以及逆扫描按照第二编码标准编码的视频数据。
优选地，所述第一编码标准为MPEG-2，所述第二编码标准为H.264。
优选地，所述逆扫描器对按照第三编码标准编码的视频数据进行逆扫描。
优选地，所述第一编码标准为MPEG-2，所述第二编码标准为H.264，所述第三编码标准为VC-1。
优选地，所述逆扫描器进一步包括存储器，存储与所述第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表；以及控制处理器，将所述与第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表写入所述存储器。
优选地，所述逆扫描器进一步包括逆扫描引擎，与所述存储器连接，用于读取一个特定的所述与第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表，并按照所述特定逆扫描表逆扫描频率系数，从而生成逆扫描频率系数。
优选地，所述逆扫描器进一步包括缓存器，与所述逆扫描引擎连接，用于存储所述频率系数和所述逆扫描频率系数。
根据本发明的一个方面，提供一种逆扫描频率系数的方法，所述方法包括将与多个视频编码标准中的一个特定标准相关的多个表中的一个写入存储器；接收所述存储器的一个地址，所述地址指示所述存储器内所述一个或多个表中的一个特定表的位置；按照所述一个或多个表中的所述特定表逆扫描频率系数。
优选地，所述多个编码标准包括MPEG-2和H.264。
优选地，所述多个编码标准包括MPEG-2、H.264和VC-1。
本发明的优点、目的和新特性以及实施例的细节，可以通过接下来的阐述和附图进行全面了解。
下面将结合附图及实施例对本发明作进一步说明，附图中图1是视频数据编码的框图；图2是根据本发明一个实施例的视频解码器的框图；图3是根据本发明一个实施例的逆量化器的框图；图4是根据本发明一个实施例对使用多个视频编码标准编码的视频数据进行逆扫描的电路的框图；图5是根据本发明一个实施例对使用多个视频编码标准编码的视频数据进行逆扫描的流程图。
具体实施例方式
图1是视频数据编码的方框示意图。如图1所示，视频数据包括一系列的图象100。该视频数据使用各种利用时间和空间冗余的技术进行压缩。采用象素至频率变换可以利用空间冗余。所述变换产生一组频率系数105。然后对该频率系数105进行量化110。量化过程中可通过控制用于量化频率系数的比特数量来进一步压缩该视频数据。然后再使用额外的压缩技术对该视频数据进一步压缩。此外，以特定的顺序对该频率系数重新排列，即将较大的系数移至首端，并将较小的系数和零移至末端。这种方法即称为扫描。
所使用的扫描技术取决于编码标准。所述编码标准包括运动图像专家组(MPEG)公布的标准，以及电影与电视工程师协会(SMPTE)公布并由微软提出的标准。由MPEG公布的标准包括MPEF-2和MPEG-4 Part 10(又称为高级视频编码，现在又称为H.264)。VC-1是SMPTE公布的标准，并由微软公司提出(作为WM9或Windows Media 9)。
图2所示为根据本发明一个实施例的视频解码器200的框图。视频解码器200包括熵预处理器205、编码数据缓存器210、变长解码器(variable lengthdecoder)215、控制处理器220、逆量化器230、宏块头处理器235、逆变换器240、动作补偿器245、帧缓存器250、存储器访问单元255、解块器(debolcker)260。前述各部件可实现为控制处理器225控制下的硬件加速器。
熵预处理器205接收编码视频数据。该编码视频数据包括熵编码的符号。熵预处理器205对熵编码的符号进行解码。熵预处理器205将该符号写入编码数据缓存器210内。变长解码器215对该编码视频数据中的变长码进行解码。
前述操作产生量化的频率系数110和宏块头。逆量化器230逆量化该已量化的频率系数110，产生频率系数105。逆变换器240逆变化该频率系数105，产生象素数据。动作补偿器245使用存储于帧缓存器255内的之前已解码的图象100对该象素数据进行动作补偿。
图3所示为根据本发明一个实施例的逆量化器230的框图。逆量化器230包括运行级解码器和逆扫描器310、DC(直流)变换器315、DC预测器320、AC(交流)预测器325、逆量化引擎330和外部接口335。
AC预测如果对当前解码下的块启用了AC预测，AC预测器325将执行AC预测。AC预测出现在VC-1视频标准中。DC预测器320提供预测方向，预测数据将来自顶行或左边的列。预测系数被写入DRAM内。
DC变换DC变换器315对AVC的仅DC的量度和色度子块执行与常数矩阵的矩阵乘法。基于此，该矩阵乘法通过累加操作来执行。对两组矩阵乘法的DC变换中有两次传递(passes)。
逆量化逆量化引擎330支持多个视频编码标准的逆量化。在本发明的某些实施例中，基于块类型(解码视频标准)可支持7类逆量化，其中MPEG2有2类，AVC有3类，VC-1有2类。逆量化的类型取决于宏块的类型和亮度-色度块(子块)。该逆量化器可以是美国专利申请No.＿＿＿“用于多个标准的优化单一逆量化引擎”中介绍的你量化器(该申请的发明人为Sherigar，申请日为＿＿＿)。
运行级解码器/DC预测/逆扫描如果运行级解码器/逆扫描器310和DC预测器320的操作在时序上相依赖，那么它们可联合在一个数据通路内。运行级解码器/逆扫描器310执行“0”填充操作，该操作由当前运行级对(run-level pair)的运行计数决定。如果对于当前块激活了DC预测，DC预测器320执行DC预测，这表现在VC-1内部块内，基于临近的左、上和对角线位置的块的相关DC值，通过选择预测方向来完成。
逆扫描操作基于查找表值提供正确的缓存器地址来完成。所述查找表的值在图像级初始化过程中被编程。
图4所示为根据本发明一个实施例的逆扫描器310的框图。逆扫描器310包括扫描表RAM 405、逆扫描数据通路410和双缓存器415。
逆扫描器310由控制处理器225控制。在每个图象的开始，控制处理器225将与该视频数据的编码标准相关的扫描表加载入扫描表RAM 405内。在某些实施例中，控制处理器225可将与MPEG-2、H.264和VC-1标准相关的逆扫描表加载入扫描表RAM 405内。
逆扫描数据通路逻辑410接收输入控制信号，该输入控制信号指出每个图象的编码标准、扫描类型和扫描表RAM 405内的地址。该地址指出用于逆扫描视频数据的恰当的逆扫描表在扫描表RAM 405内存储的扫描地址。RAM405的输出用作在双缓存器415中存储频率系数的地址。双缓存器415将该频率系数存储于其一个分区中。逆扫描引擎410将逆扫描后的频率系数写入双缓存器415的另一个分区中。
图5是根据本发明一个实施例逆扫描通过多个视频编码标准编码的视频数据的流程图。
在步骤505中，在图象处理开始时，控制处理器225将与视频数据编码标准相关的扫描表载入扫描表RAM 405中。在某些实施例中，控制处理器225可将与MPEG-2、H.264和VC-1标准相关的逆扫描表加载入扫描表RAM 405中。
在步骤510中，逆扫描控制单元420将指示图象的编码标准、类型、扫描类型、扫描和地址的输入控制信号提供给扫描表RAM 405、地址寄存器(ADDR)。
在步骤515中，逆扫描数据通路410发送从扫描表RAM 405的地址ADDR中读取的地址，以及将该扫描表应用至存储于双缓存器中的频率系数。双缓存器415将频率系数存储在一个分区内。逆扫描引擎410将逆扫描后的频率系数写入双缓存器415的另一个分区中。在步骤515后，如果在步骤520中该图象处理完成，则重复步骤505，否则重复步骤510。
本申请中所描述的实施例可实现为板级产品、单个芯片、专用集成电路(ASIC)、包括其它功能的ASIC的一部分或作为单独的部件与集成有其他部分的解码器系统的不同级一起实现。
解码器系统的集成度主要由速度和成本因素决定。因为现代处理器的复杂的特性，可以使用市场上可用的处理器，在ASIC的外部实现。如果该处理器可用作ASIC核或逻辑模块，那么市场上可用的处理器可实现为ASIC设备的一部分，其中某些功能可用固件实现。或者，所述功能可实现为处理器控制的硬件加速器单元。
上面已经结合附图对本发明的若干实施例进行了阐述，但本领域的技术人员显然知道，还可以对本发明进行各种变更和等效替换而并不脱离本发明的范围和实质。例如，逆扫描可发生在逆量化之前或之后。因此，术语“频率系数”应理解为涵盖量化频率系统和逆量化频率系数两者。此外，在不脱离本发明的精神实质和范围的情况下，可对本发明做多种修改以适应特殊的情况或材料。
因此，本发明并不限于公开的具体实施例，本发明包括落入权利要求范围内的所有实施例。
权利要求
1.一种解码视频数据的系统，所述系统包括逆扫描器，用于逆扫描按照第一编码标准编码的视频数据，以及逆扫描按照第二编码标准编码的视频数据。
2.根据权利要求1所述的系统，其特征在于，所述第一编码标准为MPEG-2，所述第二编码标准为H.264。
3.根据权利要求1所述的系统，其特征在于，所述逆扫描器对按照第三编码标准编码的视频数据进行逆扫描。
4.根据权利要求3所述的系统，其特征在于，所述第一编码标准为MPEG-2，所述第二编码标准为H.264，所述第三编码标准为VC-1。
5.根据权利要求3所述的系统，其特征在于，所述逆扫描器进一步包括存储器，存储与所述第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表；以及控制处理器，将所述与第一编码标准、第二编码标准和第三编码标准三者之一相关的逆扫描表写入所述存储器。
6.一种解码视频数据的解码器，所述解码器包括逆扫描器，逆扫描器，用于逆扫描按照第一编码标准编码的视频数据，以及逆扫描按照第二编码标准编码的视频数据。
7.根据权利要求6所述的解码器，其特征在于，所述第一编码标准为MPEG-2，所述第二编码标准为H.264。
8.根据权利要求6所述的解码器，其特征在于，所述逆扫描器对按照第三编码标准编码的视频数据进行逆扫描。
9.一种逆扫描频率系数的方法，所述方法包括将与多个视频编码标准中的一个特定标准相关的多个表中的一个写入存储器；接收所述存储器的一个地址，所述地址指示所述存储器内所述一个或多个表中的一个特定表的位置；按照所述一个或多个表中的所述特定表逆扫描频率系数。
10.根据权利要求9所述的方法，其特征在于，所述多个编码标准包括MPEG-2和H.264。
全文摘要
本发明公开一种逆扫描多个视频编码标准的硬件实现。一个实施例中，提供一种解码视频数据的系统。所述系统包括逆扫描按照第一编码标准编码的视频数据以及按照第二编码标准编码的视频数据的逆扫描器。另一个实施例中，提供一种解码视频数据的解码器。所述解码器包括逆扫描器。所述逆扫描器可用于逆扫描按照第一编码标准编码的视频数据以及逆扫描按照第二编码标准编码的视频数据。
文档编号H04N7/26GK1856102SQ20061007187
公开日2006年11月1日 申请日期2006年3月29日 优先权日2005年4月1日
发明者哈斯卡·谢里加, 阿南德·汤格 申请人:美国博通公司