专利名称：一种实现时钟恢复的方法及装置的制作方法
技术领域：
本发明涉及网络通信技术领域，尤其涉及一种改善和提高时钟恢复性能的实现时钟恢复的方法及装置。
背景技术：
在电信网络中，为了有效利用传输媒介的带宽，通常在源端通过复用的方式将低速的客户层信号映射到高速的服务层信号中，之后，再通过传输媒介传送到宿端；在宿端解复用时，需要采用专门的电路恢复出客户层信号的时钟。其中，所述的映射具体包括同步映射和异步映射。
所述的同步映射要求客户层信号速率和服务层信号速率之间必须存在固定比率，在解映射时可以直接将服务层信号时钟分频、锁相得到客户层信号时钟，因而应用范围比较窄。
而所述的异步映射则无相应的限制，即异步映射对客户层信号速率和服务层信号速率没有严格的比率要求，应用更广泛。
目前，传统的PDH(准同步数字体系)业务在SDH(同步数字体系)网络中传送时，主要采用的是异步映射方案；同时，在OTN(光传送网)网络承载SDH业务时，通常也采用异步映射方式的实现方案；另外，对于包交换网络传送TDM(时分复用)业务，也会涉及异步映射处理方案。
在异步映射处理过程中，需要恢复出满足抖动等指标要求的时钟，以实现针对接收数据的解映射处理。具体以从STM-1(同步传送模块1)帧信号中解映射E4信号为例，STM-1帧前9行9列为SDH的段开销部分，没有包含任何E4业务，相当于一个巨大的缺口时隙，单独依靠外部模拟锁相环路显然难以实现平滑，因此，其会给恢复出的E4时钟引入一个很大的抖动；同样，OTN网络中OTUk帧的前16列为OTUk/ODUk/OPUk的开销部分(16列包含调整控制和负调整时隙)，解映射出SDH业务时也存在类似的问题。除了上述固定缺口时隙以外，承载信号中的正、负调整控制等信息还会产生一些随机的缺口时隙，所述的缺口时隙都会影响恢复业务的时钟抖动指标。
可以看出，解映射的一个重要处理环节就是要采用适当的方法平滑所述缺口时隙，从而获得满足抖动等指标要求的时钟。
为此，目前分别提供了两种可供选择的恢复出满足抖动等指标要求的时钟的实现方案，下面将分别进行说明。
其中，第一种实现方案为采用一种两级FIFO(先进先出存储器)从STS-3(或STM-1)中恢复E4信号的平滑滤抖方法，第一级FIFO将STS-3帧的段开销时隙均匀间插到整个STS-3(或STM-1)帧时隙中；第二级FIFO再利用特定的间插图案将缺口时隙泄放，使缺口时隙基本均匀分布到鉴相时钟中，最后通过锁相环节实现客户层时钟恢复。
这种方法第一级FIFO可以将承载信号中固定的连续缺口时隙基本均匀泄放，降低其对恢复时钟抖动指标的影响，但是对承载信号中随机的缺口时隙只能靠第二级来平滑；而第二级FIFO对缺口时隙的平滑能力有限，并且难以从频域上分析其平滑效果，因此，当这种随机的缺口时隙比较大时，比如STS-3业务出现指针调整时，则无法保证恢复时钟的抖动性能。
现有技术提供的第二种解映射时钟恢复方案是采用外接数字信号处理器、数-模转换器以及压控晶体振荡器构成锁相环外接数字信号处理器以高速接口实时采样解映射芯片内的解映射FIFO的读、写指针差异，再通过数字滤波计算得到当前压控晶体振荡器的控制电压，最后控制数-模转换器输出模拟控制电压。
然而，由于现有的数字信号处理器运算速度有限，限制了数字滤波器的采样速率和阶数，使得系统锁相环路带宽受到限制；同时，采用外置数字信号处理器、数-模转换器会增加系统的复杂度和成本。
因此，现有的解映射处理实现方案，由于时钟恢复设计上的存在的缺陷，使得其输出的鉴相时钟或鉴相脉冲依然包含很大非均匀缺口时隙，或者，使得整个锁相环路带宽过低。
发明内容
本发明的目的是提供一种实现时钟恢复的方法及装置，使得在其实现解映射处理中的时钟恢复功能过程中，可以获得缺口时隙均匀的时钟信号，而且，本发明还可以修正解映射芯片中时钟恢复电路的设计缺陷，提高解映射芯片恢复时钟的抖动性能。
本发明的目的是通过以下技术方案实现的本发明提供了一种实现时钟恢复的方法，用于对服务层时钟信号的缺口时隙进行处理，并经锁相环处理后恢复为客户层时钟信号，所述的对服务层时钟信号的缺口时隙进行处理包括对服务层时钟信号的缺口时隙进行统计，并将统计结果对应的输出信号进行低通数字滤波处理；根据经低通数字滤波处理后的信号将各缺口时隙均匀间插到作为锁相环参考时钟信号的服务层时钟信号中，经所述锁相环恢复输出客户层时钟信号。
可选地，所述的对服务层时钟信号的缺口时隙进行统计的处理包括利用服务层时钟信号进行计数操作，以产生数字滤波采样周期，并在所述采样周期内对服务层时钟信号的缺口时隙进行统计。
可选地，所述的对服务层时钟信号的缺口时隙进行统计处理包括对于服务层时钟信号中的固定缺口时隙，先将固定缺口时隙总数平均分配到每个数字滤波器采样周期，并以分配的固定缺口时隙的均值加上每个采样周期内统计的随机缺口时隙数作为统计结果。
可选地，所述的低通数字滤波处理包括采用滤波器系数和为1的FIR低通数字滤波器进行数字滤波处理。
可选地，所述的均匀间插处理包括在每个服务层时钟信号周期，对低通数字滤波输出作累加，累加溢出时刻对应于均匀间插到服务层时钟信号中的缺口时隙。
可选地，所述的方法还包括将锁相环输出的恢复后的时钟信号和由服务层时钟信号处理获得的锁相环参考时钟信号分别进行分频处理，获得输出到锁相环的两个鉴相信号；且在对所述锁相环参考时钟信号进行分频处理过程中，在插入缺口时隙的位置停止分频器的计数操作。
本发明还提供了一种实现时钟恢复的装置，该装置连接于时钟锁相环电路中的鉴相器，为鉴相器提供锁相环参考时钟信号，该装置具体包括缺口时隙统计单元、数字滤波单元和缺口时隙间插单元，其中缺口时隙统计单元，用于对服务层时钟信号中的缺口时隙进行统计，并将统计结果传递给数字滤波单元；数字滤波单元用于对缺口时隙统计单元输出的统计结果对应的输出信号进行低通数字滤波处理；缺口时隙间插单元，用于将进行低通数字滤波处理后的各缺口时隙均匀间插到服务层时钟信号中，并作为锁相环参考时钟信号输出至所述鉴相器，以恢复获得客户层时钟信号。
可选地，所述的缺口时隙统计单元执行的处理包括对于固定缺口时隙，先将固定缺口时隙总数平均分配到每个数字滤波器采样周期，并以分配的固定缺口时隙的均值加上每个采样周期内统计的随机缺口时隙数作为数字滤波器的输入值。
可选地，所述的缺口时隙间插单元执行的均匀间插处理为在每个服务层时钟信号周期，对低通数字滤波输出作累加，累加溢出时刻对应于均匀间插到服务层时钟信号中的缺口时隙。
可选地，所述的装置还包括参考时钟分频单元，用于将锁相环输出的恢复后的时钟信号和由服务层时钟信号处理获得的锁相环参考时钟信号分别进行分频处理，获得输入到锁相环的两个鉴相信号；且在对所述锁相环参考时钟信号进行分频处理过程中，在插入缺口时隙的位置停止计数操作。
本发明还提供了一种实现时钟恢复的方法，用于在数据处理过程中，对服务层时钟信号的缺口时隙进行处理，并经锁相环处理后恢复为客户层时钟信号，所述的对服务层时钟信号的缺口时隙进行处理包括在数据处理过程中，统计确定读数据量和写数据量的差值，对所述的差值进行低通数字滤波处理；利用滤波处理后的差值对服务层时钟信号进行处理，进而将处理后的服务层时钟信号经锁相环处理得到恢复后的客户层时钟信号。
可选地，所述的统计确定读数据量和写数据量的差值具体包括在数据处理过程中，根据服务层时钟信号及写使能信号对写数据量进行统计，根据读时钟进行读数据量统计，根据写数据量和读数据量统计结果计算所述差值；或者，在数据处理过程中，分别采样鉴相UP脉冲和DOWN脉冲或鉴相时钟，根据采样结果确定所述的差值。
所述的对时钟信号进行处理包括对滤波处理后的差值输入进行累加处理，获得UP脉冲信号和DOWN脉冲信号，所述的UP脉冲信号和DOWN脉冲信号用于输出给锁相环的模拟低通滤波器及振荡器处理获得恢复后的客户层时钟信号。
本发明还提供了一种实现时钟恢复的装置，该装置连接于时钟锁相环电路中，为锁相环电路提供锁相环参考时钟信号，该装置具体包括差值统计单元、数字滤波单元和恢复时钟处理单元，其中差值统计单元，用于在数据处理过程中，统计确定读数据量和写数据量的差值；数字滤波单元，用于对所述的差值进行低通数字滤波处理，并输出到锁相环电路；锁相环电路，用于利用滤波处理后的差值对时钟信号进行处理，得到恢复后的客户层时钟信号。
可选地，所述的差值统计单元包括写数据统计单元、读数据统计单元和取差值单元，或者，仅包括采样转换单元，其中写数据统计单元，用于根据服务层时钟信号及写使能信号对写数据量进行统计；读数据统计单元，用于根据读时钟进行读数据量进行统计；取差值单元，用于根据写数据量和读数据量统计结果计算所述差值；采样转换单元，用于分别采样鉴相时钟的UP脉冲信号和DOWN脉冲信号，根据采样结果确定所述的差值。
可选地所述的锁相环电路包括依次连接的鉴相脉冲转换单元、锁相环的模拟低通滤波器及振荡器处理连接，其中，所述鉴相脉冲转换单元用于对滤波处理后的差值进行鉴相及累加处理，获得UP脉冲信号和DOWN脉冲信号，锁相环的模拟低通滤波器及振荡器用于对所述的UP脉冲信号和DOWN脉冲信号进行处理，并获得恢复后的客户层时钟信号。
由上述本发明提供的技术方案可以看出，本发明的实现使得可以在解映射芯片内实现低抖动输出的时钟恢复，且整个实现过程较为简便，无需较高的实现成本。另外，本发明中，对于输出抖动过大的解映射芯片，还可以通过外置补偿电路的方式提高恢复时钟的抖动性能。因此，本发明的实现也能有效降低输出时钟的抖动，提高整个锁相环路的带宽和稳定性。
图1为实施例一实现时钟恢复的电路原理示意图；图2为本发明中所述鉴相器实现电路；图3为本发明中所述低通滤波器的实现电路；图4为实施例二实现时钟恢复的电路原理示意图；图5为实施例三实现时钟恢复的电路原理示意图。
具体实施例方式
本发明的核心是通过在解映射时钟恢复电路中使用全硬件逻辑实现的数字滤波器，采用微调参数的方式使得数字滤波器对缺口时隙无漏损的平滑的输出，并配合模拟锁相环路实现客户层时钟的恢复。
本发明具体可以通过把数字滤波器置于锁相环路外或者置于锁相环路内部的方案实现时钟恢复；还可以采用外接FPGA器件做数字滤波器提高恢复时钟的抖动性能。
下面将结合附图对实现本发明的三个实施例进行详细的说明。
实施例一数字滤波器置于锁相环环路外的时钟恢复方案该方案优选但不限定在解映射处理芯片内部实现。
在该实现方案中，具体采用数字滤波器、外接低通滤波器(LPF)和压控晶体振荡器的方式可以构成一个性能优异的解映射电路，所述的数字滤波器可以采用FIR(有限长单位脉冲响应)滤波器，相应的具体实现电路结构如图1所示，图1中以采用FIR滤波器为例，但实际应用并不限于采用FIR滤波器。
如图1所示，相应的解映射处理过程中通常的业务数据处理流程包括
当客户层信号时隙有效，则解映射FIFO的写使能信号有效，这样便可以将客户数据写入FIFO中；在恢复时钟的驱动下，客户数据不间断地被读出，实现客户数据地解映射操作。
在该实现方案中，本发明提供的时钟恢复的处理过程如下(1)利用服务层高频时钟(即服务层时钟信号)Clk_H计数产生数字滤波器的采样周期Ts，作为数字滤波器的缺口时隙统计周期；具体为在每个Ts间隔内，由缺口时隙统计单元统计本周期内缺口时隙的数量，假设为N(i)，并传送给与其连接的后续FIR滤波单元进行滤波处理；所述的缺口时隙统计单元具体为一个带使能的同步计数器，其采用的计数时钟为高速时钟Clk_H，其采用的使能信号则对应于缺口时隙，每个采样脉冲将作为计数器的同步清零信号，通过计数器在采样周期内对缺口时隙进行统计；当然，若采样脉冲和缺口时隙同时到达，则需要将计数器置为1。
(2)FIR滤波单元，即FIR低通数字滤波器，也称为FIR滤波器，其对输入的N(i)经过滤波处理后，将N(i)转化成仅含低频变化分量的N(i)；N(i)反映的是一个采样周期Ts内的缺口时隙统计结果；所述的FIR滤波单元具体实现FIR滤波器的乘/累加功能，对于m阶的FIR滤波器，可以将N(i)表述为N(i)‾=Σi=1ma(i)xN(i),]]>其中，a(i)(i＝1、2…m)为滤波器系数；在该式中，相应的乘运算具体可以通过专用硬件乘法器实现，也可以通过简单的逻辑单元运用手工运算思想实现；下面以采用手工运算思想描述相应的电路实现过程滤波器系数采用定点数以简化电路实现，例如，小数0.75可以表示为二进制数3’b011；乘法3×0.75(即2’b11×3’b011)可以转换为(2’b11×1’b1)+(3’b110×1’b1)+(4’b1100×1’b0)，因此，这种手工算法实现只需要加法器配合移位寄存器就可以实现了；相应的累加运算 通过加法器多次累加实现。
在该方案中，因为FIR滤波器位于锁相环路外，其处理延时不会导致锁相环路振荡，所以锁相环路可以实现较宽的环路带宽，提高解映射处理的抖动传递性能；也正因为如此，要求FIR滤波器不能遗漏任何缺口时隙，这就需要对滤波器系数作如下修正微调a(i)，使a(i)满足Σi=1ma(i)=1,]]>则滤波器的输入和输出量在长期来看趋于一致，短期内的差异值将被解映射FIFO补偿。
当滤波器选择较大的带外衰减时，滤波系数需要较多的定点位数，单周期内实现宽位数的加法会变得困难，这时可以采用流水线技术提高电路的处理能力，具体为首先将参与加法运算的两个数分别分成高位部分和低位部分，高位部分相对于低位部分延迟一个时钟周期；低位的加法运算在前一时钟周期实现，运算得到的进位传到后一时钟周期参与高位的加法运算。
(3)采用缺口时隙间插单元将FIR滤波单元输出的N(i)均匀分布到整个Ts中，这样就可以有效避免一次性泄放N(i)将导致产生的较大低频抖动；所述的缺口时隙间插单元具体需要将滤波器输出的N(i)均匀间插到Ts时间段内，即将各缺口时隙均匀地间插到服务层时钟信号中；相应的可以采用的一个简单的方法是采用累加器实现，即N(i)先除以Ts时间段内的时钟Clk_H的周期数n，得到n(i)；在每个服务层高速时钟(即服务层时钟信号)周期对n(i)作累加，累加得到的整数部分溢出丢弃，并在溢出时产生一个缺口时隙的泄放，通过该累加处理过程实现缺口时隙的间插操作；需要说明的是，为便于缺口时隙间插单元的操作，之前可以选择合适的采样周期Ts，使得n＝2q，这样，相应的除法运算变成简单的移位操作；另外，在累加过程中，若加法器位宽过大，则可以采用流水线方式实现累加运算。
(4)利用参考时钟分频单元(即分频器)产生鉴相时钟，结合后续模拟锁相环实现客户信号的时钟恢复；具体的时钟恢复处理可以为将分频后的输出恢复获得的时钟信号和分频后的服务层时钟信号分别作为鉴相器的输入，从而通过锁相环电路处理获得相应的恢复后的客户层时钟信号；通常，其中所述的分频器为采用计数器实现，在图1中，所述的参考时钟分频单元具体是在计数器的基础上增加了一个禁止计数的控制位，相应的控制方式为当前端缺口时隙间插单元输出缺口时隙时，当前计数器停止计数，使缺口时隙从参与鉴相的参考时钟中扣除掉。
在该方案中，相应的鉴相器和低通滤波器具体可以但不限于采用图2和图3所示的实现电路；因为参考时钟分频扣除缺口时隙时，依然会有很大的高频抖动，并且FIR滤波单元由于奈魁斯特效应，部分高频抖动仍然会通过滤波器，因此，图1中的模拟低通滤波器(即LPF)的截至频率需要选择为FIR数字滤波器采样频率的1/10或更低。
可以看出，通过上述实现方案，当数字滤波器带外衰减足够大的情况下，服务层信号中固定时隙的缺口可以直接经过滤波器平滑。即当固定缺口时隙相对随机缺口时隙不是太大的情况下，可以将固定缺口时隙看成随机缺口时隙，与随机缺口时隙采用一样的处理方式。当固定时隙的缺口数量过大时，可以先将固定缺口时隙均分到每个采样周期，再加上每个采样周期统计到的随机缺口时隙，一起作为滤波器的输入。
具体以OTU1解映射STM-16信号为例，假定数字滤波器采样频率是OTU1帧频率的2倍，那么在每个滤波采样周期，不论固定缺口时隙到来的实际数量，强制将2行16列OTU1/ODU1/OPU1开销加上随机的缺口作为数字低通滤波器的输入；而且，在缺口时隙间插单元中，当固定时隙的缺口总数不能完全整除采样周期的情况下，余数可以当作随机的缺口来处理。预均分处理方式可以大大降低了固定缺口时隙与采样点不匹配引起的输入量波动。
在该方案中，由于相应的平滑缺口时隙的处理单元均位于模拟锁相环路外部，且数字滤波器的设计相对独立，因此，不会对环路稳定性构成影响，因此整个时钟锁相环路的带宽可以做的较大，从而可以很好地满足解映射需求。
实施例二数字滤波器置于锁相环环路内部的时钟恢复方案对于环路带宽要求不大的应用场合，也可以将数字滤波器放置到时钟锁相环内部。该实施例提供的实现方案具体实现结构如图4所示，包括写数据统计单元、读数据统计单元、取差值单元和数字滤波单元，其中，数据统计单元和读数据统计单元的输出分别作为取差值单元的输入，取差值单元的输出则连接着所述的数字滤波单元，且数字滤波单元与锁相环的鉴相脉冲转换单元连接。
下面将分别对图4中包括的各处理单元的具体实现进行说明(1)读数据统计单元用于统计当前写数据的数量，该单元具体以解映射FIFO的读时钟为计数时钟的循环计数器实现，当计数器溢出时丢弃溢出位。
(2)写数据统计单元该单元具体是实现循环累加功能的器件，即循环累加器，累加器溢出时丢弃溢出位。
(3)取差值单元具体可以为减法器，用于对读数据统计和写数据统计单元输出作减运算，得到差值Vl，并作为数字滤波单元的输入。
(4)数字滤波单元该单元具体可以是FIR数字低通滤波器或者IIR数字低通滤波器，即采用定点方式实现，将Vl经过平滑后得到 具体定点处理方案参见实施例一，此处不再详述。
(5)锁相环电路该电路具体可以包括依次连接的鉴相脉冲转换单元，以及锁相环的模拟低通滤波器和振荡器处理；鉴相脉冲转换单元，该单元可以为累加器，用于在每个时钟周期内对 作累加。由于 是一个有符号数，所以累加器正溢出时，将产生一个UP脉冲输出，负溢出时，将产生一个DOWN脉冲输出，获得的UP脉冲和DOWN脉冲将输出给锁相环的模拟低通滤波器，即LPF，进而经压控晶体振荡器输出恢复后的客户层时钟信号；另外，为了方便调整锁相环路的增益，在累加前可以对 乘/除一个系数2S(S为整数)，这样，对 作左移位或右移位即可实现累加处理。
图4中的低通滤波器与图1中的低通滤波器类似，设置的目的是为了保证环路稳定性，且低通滤波器在低频段的相移应尽量小。
实施例三、数字滤波器用于改善解映射时钟抖动性能的方案基于实施例二的实现思想，本发明中还可以在解映射处理芯片的鉴相时钟输出接口设置数字滤波器，以克服解映射芯片的时钟恢复方案存在的缺陷，从而提高恢复时钟的抖动性能。
例如，如图5所示，具体可以在解映射芯片上外接FPGA(可编程逻辑门阵列)器件实现数字滤波等功能。所述的解映射芯片为了恢复客户业务的时钟，通常采用鉴相前的时钟输出(即鉴相时钟)或鉴相后的UP/DOWN脉冲输出。在两种输出接口处，均可以采用该实施例，即设置FPGA在外部对信号作平滑处理。
仍参照图5所示，该实施例中的FPGA具体包括与解映射处理芯片依次连接的采样转换单元、数字滤波单元和鉴相脉冲转换单元。
在解映射芯片输出鉴相时钟的应用场合，所述的采样转换单元用于实现两个鉴相时钟上升沿间时间间隔的取样，具体功能作用与实施例二中的写数据统计单元、读数据统计单元和取差值单元完成的功能相同，即实质是为了获得读数据量和写数据量的差值。
该采样转换单元的具体实现原理如下(1)利用数字滤波器的高速处理时钟Clk_F产生一个循环计数器Count_Free，每个Clk_F时钟周期计数器加1，溢出时自动清零；(2)以时钟Clk_F检测两个鉴相时钟Clk_A(UP)、Clk_B(DOWN)的上升沿，将两个时钟信号同步到Clk_F时钟域内；(3)采用两个计数器Count_EdgeA和Count_EdgeB，分别对Clk_A、Clk_B的上升沿作循环计数，当计数器溢出则自动清零；(4)在Clk_A的每个上升沿，将当前Count_Free的值写入以Count_EdgeA为地址的双口RAM(随机存储器)，即DRAM_A中；在Clk_B每个上升沿，将当前Count_Free的值写入以Count_EdgeB为地址的双口RAM，即DRAM_B中；(5)在数字滤波器采样时刻，以当前的Count_EdgeA为地址分别读DRAM_A和DRAM_B，得到ValueA和ValueB；ValueA和ValueB相当于在同一时间标尺上Clk_A、Clk_B上升沿的投影坐标；(6)将ValueA和ValueB取差值，得到两个鉴相时钟上升沿的时间间隔作为数字滤波器输入。
如果解映射芯片直接输出鉴相后脉冲UP/DOWN，采样转换实现对UP和DOWN脉冲持续时间测量，具体处理如下利用数字滤波器的高速处理时钟Clk_F直接计数一个采样周期内UP/DOWN的各自的持续时间，取差值后作为数字滤波器的输入。
同时，由于UP/DOWN与Clk_F是异步信号，因此，为了减小异步采样误差，只对脉冲宽度超过一个Clk_F时钟周期的UP/DOWN作统计。
在图5中，所述的数字滤波单元和鉴相脉冲转换单元与图4中相应的处理单元的功能作用完全相同，故在此不再赘述。
综上所述，本发明不仅可以实现解映射处理中的时钟恢复功能；还可以修正部分解映射芯片中时钟恢复电路的设计缺陷，从而有效提高解映射芯片恢复时钟的抖动性能。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.一种实现时钟恢复的方法，用于对服务层时钟信号的缺口时隙进行处理，并经锁相环处理后恢复为客户层时钟信号，其特征在于，所述的对服务层时钟信号的缺口时隙进行处理包括对服务层时钟信号的缺口时隙进行统计，并将统计结果对应的输出信号进行低通数字滤波处理；根据经低通数字滤波处理后的信号将各缺口时隙均匀间插到作为锁相环参考时钟信号的服务层时钟信号中，经所述锁相环恢复输出客户层时钟信号。
2.根据权利要求1所述的方法，其特征在于，所述的对服务层时钟信号的缺口时隙进行统计的处理包括利用服务层时钟信号进行计数操作，以产生数字滤波采样周期，并在所述采样周期内对服务层时钟信号的缺口时隙进行统计。
3.根据权利要求1所述的方法，其特征在于，所述的对服务层时钟信号的缺口时隙进行统计处理包括对于服务层时钟信号中的固定缺口时隙，先将固定缺口时隙总数平均分配到每个数字滤波器采样周期，并以分配的固定缺口时隙的均值加上每个采样周期内统计的随机缺口时隙数作为统计结果。
4.根据权利要求1所述的方法，其特征在于，所述的低通数字滤波处理包括采用滤波器系数和为1的FIR低通数字滤波器进行数字滤波处理。
5.根据权利要求1所述的方法，其特征在于，所述的均匀间插处理包括在每个服务层时钟信号周期，对低通数字滤波输出作累加，累加溢出时刻对应于均匀间插到服务层时钟信号中的缺口时隙。
6.根据权利要求1、2、3或4所述的方法，其特征在于，所述的方法还包括将锁相环输出的恢复后的时钟信号和由服务层时钟信号处理获得的锁相环参考时钟信号分别进行分频处理，获得输出到锁相环的两个鉴相信号；且在对所述锁相环参考时钟信号进行分频处理过程中，在插入缺口时隙的位置停止分频器的计数操作。
7.一种实现时钟恢复的装置，其特征在于，该装置连接于时钟锁相环电路中的鉴相器，为鉴相器提供锁相环参考时钟信号，该装置具体包括缺口时隙统计单元、数字滤波单元和缺口时隙间插单元，其中缺口时隙统计单元，用于对服务层时钟信号中的缺口时隙进行统计，并将统计结果传递给数字滤波单元；数字滤波单元用于对缺口时隙统计单元输出的统计结果对应的输出信号进行低通数字滤波处理；缺口时隙间插单元，用于将进行低通数字滤波处理后的各缺口时隙均匀间插到服务层时钟信号中，并作为锁相环参考时钟信号输出至所述鉴相器，以恢复获得客户层时钟信号。
8.根据权利要求7所述的装置，其特征在于，所述的数字滤波单元为低通FIR数字滤波器，且相应的滤波器系数和为1。
9.根据权利要求7所述的装置，其特征在于，所述的缺口时隙统计单元执行的处理包括对于固定缺口时隙，先将固定缺口时隙总数平均分配到每个数字滤波器采样周期，并以分配的固定缺口时隙的均值加上每个采样周期内统计的随机缺口时隙数作为数字滤波器的输入值。
10.根据权利要求7所述的装置，其特征在于，所述的缺口时隙间插单元执行的均匀间插处理为在每个服务层时钟信号周期，对低通数字滤波输出作累加，累加溢出时刻对应于均匀间插到服务层时钟信号中的缺口时隙。
11.根据权利要求7、8、9或10所述的装置，其特征在于，所述的装置还包括参考时钟分频单元，用于将锁相环输出的恢复后的时钟信号和由服务层时钟信号处理获得的锁相环参考时钟信号分别进行分频处理，获得输入到锁相环的两个鉴相信号；且在对所述锁相环参考时钟信号进行分频处理过程中，在插入缺口时隙的位置停止计数操作。
12.一种实现时钟恢复的方法，用于在数据处理过程中，对服务层时钟信号的缺口时隙进行处理，并经锁相环处理后恢复为客户层时钟信号，其特征在于，所述的对服务层时钟信号的缺口时隙进行处理包括在数据处理过程中，统计确定读数据量和写数据量的差值，对所述的差值进行低通数字滤波处理；利用滤波处理后的差值对服务层时钟信号进行处理，进而将处理后的服务层时钟信号经锁相环处理得到恢复后的客户层时钟信号。
13.根据权利要求12所述的方法，其特征在于，所述的统计确定读数据量和写数据量的差值具体包括在数据处理过程中，根据服务层时钟信号及写使能信号对写数据量进行统计，根据读时钟进行读数据量统计，根据写数据量和读数据量统计结果计算所述差值；或者，在数据处理过程中，分别采样鉴相UP脉冲和DOWN脉冲或鉴相时钟，根据采样结果确定所述的差值。
14.根据权利要求12或13所述的方法，其特征在于，所述的对时钟信号进行处理包括对滤波处理后的差值输入进行累加处理，获得UP脉冲信号和DOWN脉冲信号，所述的UP脉冲信号和DOWN脉冲信号用于输出给锁相环的模拟低通滤波器及振荡器处理获得恢复后的客户层时钟信号。
15.一种实现时钟恢复的装置，其特征在于，该装置连接于时钟锁相环电路中，为锁相环电路提供锁相环参考时钟信号，该装置具体包括差值统计单元、数字滤波单元和恢复时钟处理单元，其中差值统计单元，用于在数据处理过程中，统计确定读数据量和写数据量的差值；数字滤波单元，用于对所述的差值进行低通数字滤波处理，并输出到锁相环电路；锁相环电路，用于利用滤波处理后的差值对时钟信号进行处理，得到恢复后的客户层时钟信号。
16.根据权利要求15所述的装置，其特征在于，所述的差值统计单元包括写数据统计单元、读数据统计单元和取差值单元，或者，仅包括采样转换单元，其中写数据统计单元，用于根据服务层时钟信号及写使能信号对写数据量进行统计；读数据统计单元，用于根据读时钟进行读数据量进行统计；取差值单元，用于根据写数据量和读数据量统计结果计算所述差值；采样转换单元，用于分别采样鉴相时钟的UP脉冲信号和DOWN脉冲信号，根据采样结果确定所述的差值。
17.根据权利要求15或16所述的装置，其特征在于，所述的锁相环电路包括依次连接的鉴相脉冲转换单元、锁相环的模拟低通滤波器及振荡器处理连接，其中，所述鉴相脉冲转换单元用于对滤波处理后的差值进行鉴相及累加处理，获得UP脉冲信号和DOWN脉冲信号，锁相环的模拟低通滤波器及振荡器用于对所述的UP脉冲信号和DOWN脉冲信号进行处理，并获得恢复后的客户层时钟信号。
全文摘要
本发明涉及一种实现时钟恢复的方法及装置。本发明主要包括在解映射时钟恢复电路中使用全硬件逻辑实现的数字滤波器，采用定点的方式使得FIR滤波器对缺口时隙无漏损的平滑的输出，并配合模拟锁相环路实现客户层时钟的恢复，同时提高解映射芯片恢复时钟的抖动性能。因此，本发明的实现既可以修补已有解映射芯片时钟恢复电路的缺陷，同时还可以实现低抖动输出的时钟恢复，提高了整个锁相环路的带宽和稳定性。而且，本发明还具有容易部署、成本低的特点。
文档编号H04J3/06GK1968063SQ20061015034
公开日2007年5月23日 申请日期2006年10月26日 优先权日2006年10月26日
发明者吴继东 申请人:华为技术有限公司