一种fpga的同步时钟装置的制造方法
【技术领域】
[OOOU 本实用新型设及一种FPGA的同步时钟装置，尤其设及是单片FPGA的同步时钟装 置。
【背景技术】
[0002] 随着电力自动化技术的发展，对同步时钟装置的要求已经不仅仅停留在对时精度 上的要求上，同时要求其具有更好的稳定性。进一步提高要求，同步时钟装置应具备可管理 性。稳定性主要体现在多时源切换和守时精度上，通常来讲，多时源切换时要求逐渐逼近其 调整值，滑动步进0. 2ys/s;要求连续守时12小时，守时精度优于1ys/h。
[0003] 现有技术中公开了相关的同步时钟装置技术，例如CN102540902A公开了一种单 平台多传感器信息融合处理器及实验系统，其公开一种单平台多传感器信息融合处理器及 实验系统，单平台多传感器信息融合处理器包括通信模块，控制模块，信息融合处理模块和 电源模块。实验系统包括单平台多传感器信息融合处理器设备和一台计算机，两者之间通 过USB数据线相连，完成数据的交互。本实用新型可W模拟多模复合制导弹药的末制导过 程，包括由计算机的数字导引头伺服系统和多传感器信息融合处理器组成的末制导的导 引头小回路和由计算机的弹载综控计算机和多传感器信息融合处理器组成的导弹和目标 相对运动控制大回路，可W对信息融合处理的算法进行实时的仿真，并可W通过计算机对 处理结果进行在线显示。CN102593955B公开了一种综合性智能化时间频率测试系统与测 试方法，其系统包括GPS/北斗天线接收器、设有数据库且运行测试分析管理程序的管理 机W及分别通过通讯链路连接管理机实现程控的时间频率标准源和时标脉冲、标准频率、 IRIG-B码、NTP/SNTP报文、PTP报文测试设备。设有智能时间频率信号切换器，管理机 的程控通过测试分析管理程序实现，由智能时间频率信号切换器分别进行程控切换，用于 综合性智能化时间频率测试。可W在无须人工干预的情况下，简便而有效地对被测试的时 间同步设备进行有效的智能化综合性测试，切实提高时间同步设备复杂业务功能和性能测 试的智能化、标准化、系统化水平，测试性能更加准确，测试效率更高，测试时间大大缩短。 CN203416271U公开了一种多时源寻优时间同步装置，其包括至少两个结构相同的单元，每 个单元中全球定位系统地面接收机与计数器连接，计数器还连接该单元中的比较器；高稳 晶振与每个单元内的计数器之间直接连接或者通过锁相倍频器连接；每个单元中比较器分 别接入多路选择器的一个输入端；每个单元中的计数器、比较器和寄存器分别与单片机相 连接；单片机的输出端还与多路选择器相连接。具有综合成本较低，算法适应性强，支持多 路时钟源互备寻优，支持多种时差补偿策略，能实现高精度的守时，并且时间信号输出稳定 可靠等特点。
[0004] 但是上述技术在的时钟在稳定性方面不达标，其核屯、部件也无法使用可编程的单 片机。 【实用新型内容】
[0005] 实用新型人在实现本实用新型的过程中发现，上述公开的专利文件均未设及多时 源滑步切换装置及其运行方式的描述，不能更好的实现多时源切换W实现稳定性，此外上 述公开的专利文件均不具备日志查询装置W实现可管理性。
[0006] 为了解决上述技术问题，本实用新型提供一种FPGA的同步时钟装置，其特征在 于，包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且所述时源 单元包括=个并联的第一时间源、第二时间源和第=时间源，所述=个并联的时间源与参 考源选择模块连接，所述参考源选择模块连接根据预定的方法选择最佳的时间源，并且输 出至多时源滑步切换单元；所述内部时钟单元，可W为所述时源单元的参考源选择模块提 供参考时间信号，并且还可W为所述信号输出单元和所述多时源滑步切换单元提供脉冲信 号；所述多时源滑步切换单元包括校正模块，并且能够将信号输出至所述信号输出单元，所 述校正模块根据来自参考源选择模块提供的时间源和所述内部时钟单元提供的脉冲信号 进行比较，在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单 元的信号。该样可W自动选择最佳的时间源，并且在时源信号传递过程中和/或不同时间 源切换时，能够通过校正模块时时更新输出单元需要的时源信号。
[0007] 优选地，所述多时源滑步切换单元还包括时差比较模块，所述时差比较模块包括 秒脉冲比较器和时间比较器；并且输入至多时源滑步切换单元首先经过所述时差比较模块 之后，再输入至所述校正模块。该样可W准确计算出时间信号与内部基准时间的差值。
[0008] 优选地，所述多时源滑步切换单元还包括过滤模块，所述过滤模块包括融合滤波 器和分频计算器；并且所述校正模块的信号经过所述过滤模块之后，才输出至所述信号输 出单元。该样能够通过校正模块及时地调整切换过程中信号超前和/或滞后问题。
[0009] 优选地，所述时源单元还包括=个分别与所述第一时间源、第二时间源和第=时 间源串联的信息解码模块。该样可W让时间源W-种更加稳定的信号形式进行传递。
[0010] 优选地，所述第一时间源为卫星信号，所述第二时间源为热备份同步时钟的 IRIG-B信号，所述第S时间源为本地的IRIG-B码信号。该些时间源，可W让FPGA的同步时 钟装置可W选择多种稳定的时间信号。
[0011] 优选地，所述=个解码模块分别并联之后，再与所述参考源选择模块连接，并且所 述参考源选择模块中包括状态位判断子模块、优先级判断子模块和多时源判断子模块。该 些自模块可W让参考源选择模块的结果更加智能化。
[0012] 优选地，所述内部时钟单元内设置有倍频模块和过滤模块。该样可W得到高精度 的参考时间和参考脉冲，并且信号更加稳定。
[001引优选地，所述FPGA的同步时钟装置，还包括日志单元，并且所述信号输出单元内 设置有报文输出模块，所述报文输出模块将所述信号输出单元的信息输出至日志单元。
[0014] 优选地，所述时源单元的信号和所述内部时钟单元的信号也都会输入至所述日志 单元。
[0015] 采用日志单元，该样可W客观地记录同步时钟装置在过去一段时间内的运行状 况，帮助管理人更好的管理同步时钟装置。
[0016] 采用上述优选的实施方式，在时间源切换过程中拒绝突变，保证平缓过渡，提高了 同步时钟装置的稳定性。
【附图