专利名称：集成电路的设定方法及其电路和应用的制作方法
技术领域：
本发明有关于集成电路，尤有关于集成电路的设定方法'
背景技术：
图l显示物理层、々某体访问控制(media access control, MAC)层与开放式系统连结(open system interconnection, OSI)的七层网络模型之间的对应关系。图1所示为OSI的七层网络模型，IEEE 802. 3规范了媒体访问控制层110的数据帧格式与物理层120的电气特性。根据不同的速度，物理层120有不同的分层架构， 一方面使用Mil (Media IndependentInterface/媒体独立接口 )或是GMII (Gigabit Media IndependentInterface/超高速^ 某体独立接口 )的接口与々某体访问控制层110沟通，另一方面4吏用MDI (Medium Dependent Interface/:i 某体相关4妾口 )的4妄口与物理媒体(physical medium)层130沟通。
一般而言，网络驱动程序主要操作是针对媒体访问控制层，通过MDC(management data clock/管理数据时钟)/MDIO (management datai叩ut/output;数据输入/输出管理)(请参考图3)来读取或写入该物理层电路的暂存器。为符合IEEE 802. 3的规范，每一个物理层电路具有5个管脚(configuration pin)用以设定该物理层电路的地址，换言之， 一个媒
802. 3的规范下，媒体访问控制层110会发出如图2所示的管理帧格式(management frame format),其中，管理帧格式中的PHYAD字^殳上的数值为媒体访问控制层110所指定沟通的物理层电路。当物理层电路所设定的地址与管理帧格式中的PHYAD字段上的数值相等者，即是媒体访问控制层110所要沟通的物理层电路。然而，在IEEE 802. 3所规范这5位的PHYAD值的规格下，现有的物理层电路为了配合(符合)IEEE 802. 3的规范，故利用5根管脚(pin)以接收5位的地址设定值。
发明内容
本发明之目的之一是提供一种集成电路以解决上述的问题。
本发明之目的之一是提供一种物理层电路，能够增加物理层地址设定的弹性，更可减少物理层电路的管脚。
为达成上述目的，本发明的集成电路，包括有至少一焊接区(bondingpad); —检测电路，耦接该至少一焊接区，用以通过该至少一焊接区来接收一设定值，其中，该设定值代表一优先顺序； 一接口电路，用以接收一输入信号，解析该输入信号以得出一鉴别数据； 一决定电路，耦接该检测电路与该接口电路，用以依据该优先顺序以决定是否保留该鉴别数据；以及一第一储存单元，耦接该决定电路，用以依据该决定电路的决定以储存该鉴别数据。
本发明之另一个目的是提供一种集成电路的设定方法，包含以下步骤接收来自至少 一焊接区的一设定值，该设定值代表一优先顺序；接收一输入信号；根据该输入信号，得到一鉴别数据；以及依据该优先顺序以决定是否保留该鉴别数据。
本发明之另一个目的是提供一种网络装置，包括有 一媒体访问控制层电路； 一物理层电路，系与该i某体访问控制层电路相耦接，该物理层电路接收一第一设定值，该第一设定值代表一优先顺序；该物理层电路接收来自该媒体访问控制层电路的物理层地址(PHYAD);以及该物理层电路依据该优先顺序以决定出该物理层地址是否为该物理层电路的地址。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的一个优选实施例的详细说明中，将可清楚的呈现。
图1显示物理层、媒体访问控制层与开放式系统连结的七层网络模型之间的对应关系。
图2显示的管理帧格式之所有字段。
图3为本发明物理层电路的实施例的架构方块图。
图4显示一个4某体访问控制层电路连接三个物理层电路的配置示意图。
图5显示本发明决定电路的实施例的架构方块图。主要元件符号说明110媒体访问控制层电路
120、 300、 300A、 300B、 300C物理层电路
130物理纟某体层
310设定管脚
320检测电3各
330 Mil接口
340 MDI接口
350暂存器电路
360决定电路
361储存器
362比4交电^各
363优先级控制电路
具体实施例方式
在说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬体制造商可能会用不同的名词来称呼同一个元件。本说明书及后续之申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「耦接」或「连接」 一词在此包含任何直接及间接的电气连接手段。
本发明通过以太网络的物理层电路作为范例说明，只是本发明的设定电路与方法也可应用于其他须要设定电路的集成电路上。
图3为本发明物理层电路的实施例的架构方块图。请参考图3,本发明物理层电路300包含一MII接口 330、 一MDI接口 340、 一决定电路360、一暂存器电路350、 一检测电路320以及设定管脚310。其中该设定管脚310包括有至少一焊接区(bonding pad)。
媒体访问控制层电路IIO会通过MII接口 330来与物理层电路300进行封包数据的传送与接收，也会通过一接口电路(例如包括有MDC和MDIO信号的接口)来访问暂存器350，检测电路320用以接收来自该设定管脚310的设定值，并将该设定值储存在该暂存器350,其中，该设定值并非是地址而是一种先后顺序(order)或称为优先级(priority),例如该设定值为00，则代表为第一优先级；该设定值为01,则代表为第二优先级；该设定值为10，则代表为第三优先级；该设定值为11，则代表为第四优先级。
该暂存器电路350具有多个暂存器。其中， 一地址暂存器用以储存媒体访问控制层电路110所发出的PHYAD值，以作为该物理层电路300的地址；至少一状态暂存器用以显示该物理层电路300的状态；至少一控制暂存器用以控制物理层电路300的操作。尚有至少一暂存器用以暂存上述的顺序设定值。
该决定电路360系根据设定管脚310的设定值(即，优先级或称先后顺序)，来决定媒体访问控制层电路110所发出与优先级(先后顺序)相对应的PHYAD值作为该物理层电路300的地址，并予以储存于该物理层电路300的暂存器350的该地址暂存器中(换言之，该物理层电路300通过该地址暂存器所暂存的数值作为该物理层电路300的地址)。故i某体访问控制层电路110可以通过该PHYAD值(地址)来与该物理层电踏J00进行沟通。 一实施例，该决定电路36Q包括有一储存器361、一比较电路362以及一优先级控制电路363。
于此，举一例子说明，请参阅图4，其中，该物理层电路300A的设定管脚310的设定值为00 (即为该物理层电路300A被设定为第一优先级)，该物理层电路300B的设定管脚310的设定值为01 (即为该物理层电路300B被设定为第二优先级)，该物理层电路300C的设定管脚310的设定值为10 (即为该物理层电路300C被设定为第三优先级)；请同时参阅图5，其中，物理层电路300A、 300B、 300C之决定电路360均包含一储存器361、一比较电路362以及一优先级控制电路363。当系统启动时，该物理层电路300A、 300B、 300C分别得知其优先顺序为第一、第二以及第三。当该媒体访问控制层电路iio所发出的第一个管理帧格式的PHYAD值(例如是24)时，被设定为第一优先级的物理层电路300A会将第一个管理帧格式的PHYAD值(24)作为本身的地址，并储存于暂存器350中，此时，物理层电路300B、 300C仅将第一个管理帧格式的PHYAD值(24)储存于储存器361中(其用意为用以得知地址24可能已被其他物理层电路(300A)使用，故须排除作为本身的地址的可能性)，并分别等待不同于第一个管理帧格式的PHYAD值(24)的下一个与下二个管理帧格式的PHYAD值。之后，再将该下一、与下二个管理帧格式的PHYAD值分别作为该
8物理层电路300B、 300C本身的地址。例如下一、与下二个管理帧格式的 PHYAD值分别为15与26，则该物理层电路300B、 300C的地址将自动分别调 整成15与26。如此，该々某体访问控制层电路110即可通过地址24、 15、 26 分别与物理层电路300A、 300B、 300C作沟通。
当然，若下一个管理帧格式的PHYAD值仍是24时(即表示该媒体访问控 制层电路110通过地址24与物理层电路300A进行沟通)，该物理层电路300B、 300C将接收到的管理帧格式的PHYAD值(仍是24)与原先储存于储存器361之 值(是24)利用比较电路362进行比对，若发现二数值相同，比较电路362产 生一相对应的比较结果(显示二数值相同)，传送至优先级控制电路363; 优先级控制电路363即根据该比较结果与本身之优先顺序，产生一输出信号 (表示不储存目前的PHYAD值)，以禁能暂存器350。之后，该物理层电路300B、 300C持续分别等待不同于第一个管理帧格式的PHYAD值(24)的下一个与下二 个管理帧格式的PHYAD值。 一实施例，该优先级控制电路363可由一计数器 或是一加法器来代替，该计数器依据来自比较电路362的比较结果以决定是 否递增，并依据该优先顺序以决定递增至多少数值以输出一控制信号以控制 该地址暂存器是否储存该PHYAD值。
一实施例，物理层电路300的设定管脚310与下拉(PUSH-LOW)元件或上 拉(PUSH-HIGH)元件相耦接，可使该物理层电路300的设定管脚310未接VDD 或GND时(浮动(FLOATING)状态下)，该检测电路320仍可得到00或11的设 定值，如此可省略一些元件(ex:电阻、开关)。
应用于个人电脑方面，例如是一网络接口卡，只有一个物理层电路300A 与媒体访问控制层电路110相连接，本发明也可使用。而且，该物理层电路 300A的设定管脚310可不须通过其他元件(ex:电阻、开关)耦接至VDD或GND。
一实施例，本发明的物理层电路300具有一排除电路(图未示)，用以 直接排除一些特定的地址。例如 一物理层电路被设计成排除16-31的地址， 则该排除电路检测(发现)到该管理帧格式的PHYAD字段的第5位为1时，可 直接舍弃此管理帧格式以排除此PHYAD字段的数值作为该物理层电路的地址 的可能性。另一实施例，将此16-31的数值已事先储存在该决定电路360之 该储存器361中，以预设地址16-31可能会被其他物理层电路使用，故须排 除不可作为本身的地址。
另一实施例，上述的设计，可协助本发明的物理层电路300尚可与传统
9物理层电路相配合，例如，16埠的网络交换设备包括有一媒体访问控制层电 路110与6个本发明的物理层电路300与10个传统物理层电路相耦接，其中， 本发明的6个物理层电路300已排除16-31地址作为自身的地址，且具有三 个设定管脚，可用来分别设定为第一、第二、第三、第四、第五与第六优先 级(此为例说明用，当然无须依序设定，例如也可设定为第一与第三一第七优 先级)；而该10个传统物理层电路分别具有五个设定管脚用以设定本身的地 址。如此，只要将该IO个传统物理层电路的五个设定管脚分别设定成介于 16-31地址的任10个不同地址即可。当然，本说明书中的数字l义为举例说明 方便，此领域的人士可轻易改变其相关设计。
本发明物理层电路的物理层地址设定方法及其装置可符合IEEE 802. 3 的规范，而且不需要用到多达五根管脚来进行物理层地址的设定。且可与传 统的物理层电路相配合。此外，也不需要去限定媒体访问控制层电路110 — 定得发出那些PHYAD,才能与物理层电路进行沟通，因而能更增添物理层地 址设定的弹性。此外，本发明相较现有技术尚有其他优点。其一由于现有 技术的物理层电路的地址系由五根设定管脚的输入值所设定，所以一旦欲改 变该现有技术的物理层电路的地址时，则使用者须改变该五根设定管脚的输 入值(通过外部的元件(例如开关)的改变)，始可完成。本发明则无须上述 的调整动作。其二可避免现有技术的物理层电路的地址设定不正确(例如 设定重复的问题，可能是人工设定错误、电路空焊造成)的问题，以减少设备 制造商的制造成本。
在优选实施例的详细说明中所提出的具体实施例仅用以说明本发明的技 术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神的 情况下，所做的种种变化实施皆属于本发明的范围。
权利要求
1、一种集成电路，包括至少一焊接区；一检测电路，耦接该至少一焊接区，用以通过该至少一焊接区来接收一设定值，其中，该设定值代表一优先顺序；一接口电路，用以接收一输入信号，解析该输入信号以得出一鉴别数据；一决定电路，耦接该检测电路与该接口电路，用以依据该优先顺序以决定是否保留该鉴别数据；以及一第一储存单元，耦接该决定电路，用以依据该决定电路的决定以储存该鉴别数据。
2、 如权利要求1所述的集成电路，其中该决定电路包括 一第二储存单元，用以储存至少一数据；一比较电路，耦接该第二储存单元，用以依据该第二储存单元所储存的 数据与该鉴别数据，以决定是否保留该鉴别数据；以及一优先级控制电路，耦接该比较电路，用以根据该优先顺序与该比较电 路的输出，以控制该第一储存单元是否储存该鉴别数据。
3、 如权利要求2所述的集成电路，其中该优先级控制电路包括有一计数器。
4、 如权利要求1所述的集成电路，其中该至少一焊接区分别耦接至一下 拉元件或 一 上拉元件。
5、 如权利要求1所述的集成电路，还包含一排除电路，耦接该接口电路，用以排除至少一特定鉴别数据。
6、 如权利要求5所述的集成电路，其中，该排除电路用以监视该鉴别数 据的至少一位的数值，并依据该监视结果以排除该至少一特定鉴别数据。
7、 如权利要求1所述的集成电路，为一网络物理层电路。
8、 如权利要求7所述的集成电路，其中该输入信号为一管理帧格式，该 鉴别数据是该管理帧格式中的物理层地址。
9、 如权利要求8所述的集成电路，其中该决定电路包括 一第二储存单元，用以储存至少一数据；一比较电路，耦接该第二储存单元，用以依据该第二储存单元所储存的数据与该物理层地址，以决定是否保留该物理层地址；以及一优先级控制电路，耦接该比较电^^，用以根据该优先顺序与该比较电 路的输出以控制该第一储存单元是否保留该物理层地址。
10、 如权利要求8所述的集成电路，还包含 一排除电路，耦接该接口电路，用以排除至少一特定地址。
11、 如权利要求7所述的集成电路，其中该至少一焊接区的数量小于5。
12、 一种集成电路的设定方法，包含以下步骤接收来自至少一焊接区的一设定值，该设定值代表一优先顺序； 接收一输入信号；解析该输入信号，得到一鉴别数据； 依据该优先顺序以决定是否保留该鉴别数据。
13、 如权利要求12所述的方法，其中该决定步骤还包括 依据该设定值以计数出现不同的该鉴别数据的次数，以产生一计数值；以及当该计数值与该设定值相对应时，储存该鉴别数据至一储存单元。
14、 如权利要求12所述的方法，还包含监视该鉴别数据的至少 一位的数值，并依据该监视结果以排除该鉴别数据。
15、 如权利要求12所述的方法，应用于一网络的物理层电路。
16、 如权利要求15所述的方法，其中该输入信号为一管理帧格式，该鉴 别数据是该管理帧格式中的物理层地址。
17、 如权利要求15所述的方法，其中该至少一焊接区的数量小于5。
18、 如权利要求15所述的方法，其中该决定步骤还包括 依据该设定值以计数出现不同的该物理层地址的次数，以产生一计数值；以及当该设定值与该计数值相对应时，储存该物理层地址至一储存单元。
19、 一种网络装置，包括有 一媒体访问控制层电路；以及一物理层电路，系与该媒体访问控制层电路相耦接，该物理层电路接收 一第一设定值，该第一设定值代表一优先顺序；该物理层电路接收来自该媒 体访问控制层电路的物理层地址；以及该物理层电路依据该优先顺序以决定出该物理层地址是否为该物理层电路的地址。
20、 如权利要求19所述的网络装置，其中该物理层电路包括一排除电路，用以排除至少一特定地址。
21、 如权利要求20所述的网络装置，其中，该排除电路用以监视该物理层地址的至少 一位的数值，并依据该监视结果以排除该物理层地址。
22、 如权利要求19所述的网络装置，其中该输入信号为一管理帧格式，该鉴别数据是该管理帧格式中的物理层地址。
23、 如权利要求19所述的网络装置，其中该决定电路包括一第二储存单元，用以储存至少一数据；一比较电路，耦接该第二储存单元，用以依据该第二储存单元所储存的数据与该物理层地址，以决定是否保留该物理层地址；以及一优先级控制电路，耦接该比较电路，用以根据该优先顺序与该比较电路的输出以控制该第一储存单元是否保留该物理层地址。
24、 如权利要求19所述的网络装置，其中该至少一焊接区的数量小于5。
全文摘要
本发明提供一种集成电路，包含设定接脚、一接口电路、一决定电路以及一第一储存单元。本发明物理层电路不但可以增加物理层地址设定的弹性，还能减少物理层电路的设定管脚的数目。
文档编号H04L29/06GK101465842SQ20071016215
公开日2009年6月24日 申请日期2007年12月21日 优先权日2007年12月21日
发明者叶明郁, 方凯易, 李明哲, 翁启舜, 谢孟翰 申请人:瑞昱半导体股份有限公司