专利名称：视频处理电路及其方法
技术领域：
本发明有关于 一种视频处理电路，且特别是有关于 一种对交错
(Inter lacing)视频数据进行解交错的视频处理电路。
背景技术：
一般视频数据传输时，例如电视画面，通常以交错(Interlace)的场(Field)方式进行传输，意即将每一个帧画面(Frame)分解成一个奇场(OddField)及一个偶场(Even Field)。在传输时，第一帧画面仅需传送一个奇场，第二帧画面仅传送一个偶场，后续帧画面以奇场与偶场交替传送，此种方式可以节省一半的帧画面数据传输量。因此，视频接收端所接收到的视频数据为奇场或偶场数据，非完整的一帧画面，需通过解交错(De-Interlace)的处理，产生完整的帧画面，进而显示在视频显示器上。
举例来说，请参照图1,其绘示传统视频接收端视频处理电路的方块图。视频处理电路10包括解交错模块110及运动插值(Motion Interpolation)模块120。解交错模块110中包括存储单元112与解交错单元114。存储单元112用以接收并存储场数据fi中的目前场数据fi-p、前一场数据fi-p-1及次前一场数据f i-p-2。解交错单元114则根据存储单元112所提供的目前及前一场数据fi-p及fi—p-1或前一及次前一场数据fi-p-1及fi_p-2来产生帧数据fr。
运动插值(Motion Interpolation)模块120包括存储单元122、运动估算(Motion Estimation)单元124及运动补偿(Motion Compensation)单元126。存储单元122用以存储帧数据fr中的目前帧数据fr —p与前一帧数据fr-p-1。运动估算单元124用以根据目前与前一帧数据fr —p与fr —p-1运算得到运动向量MV (Motion Vector)。运动补偿单元126根据运动向量MV、目前及前一帧数据fr —p及fr_p-1插值得到插值帧fr-in。
然而，在传统视频处理电路10中，存储单元112及122中至少需分别具有可存储三个场(Field)数据及二个帧(Frame)数据的存储器容量，以分别存储解交错处理及运动插值处理时需使用到的数据。如此，将使得传统视频处理电路10有需使用的存储器容量及频宽较大、及存储器成本较高的缺点。
发明内容
本发明有关于一种视频处理电路，相较于传统视频处理电路，本发明提出的视频处理电路具有需使用的存储器容量较低、减少处理时间及存储器的成本较低的优点。
根据本发明提出 一种视频处理电路，用以根据多个场数据产生输出帧数据。视频处理电路包括接收单元、存储器单元及解交错单元。接收单元用以接收场数据。存储器单元与接收单元耦接，用以接收从接收单元输出的场数据，且至少存储两个场数据。解交错单元与接收单元及存储器单元耦接，用以接收从接收单元及存储器单元输出的多个场数据，并据以运算得到第一帧(Frame)数据。
根据本发明提出 一种视频处理电路，用以根据多个场数据产生输出帧数据。视频处理电路包括接收单元、存储器单元、第一频率单元、第二频率单元、解交错单元(De-interlace)、运动插值单元及帧处理单元。接收单元，用以接收场数据。存储器单元与接收单元耦接，用以接收接收单元输出的场数据，且至少存储三个场数据。第一频率单元用以产生第一频率，提供存储器单元接收场数据使用。第二频率单元用以产生第二频率，提供存储器单元输出场数据使用。解交错单元与存储器单元耦接，用以接收从存储器单元输出的场数据，并据以运算产生第一帧数据。运动插值单元与存储器单元耦接，用以接收从存储器单元输出的多个场数据，并据以运算产生第二帧数据。帧处理单元与解交错单元及运动插值单元耦接，用以根据第一及第二帧数据产生 一 第三帧数据，该输出帧数据对应至该第三帧数据。
根据本发明提出 一种视频处理电路，用以根据多个场数据产生输出帧数据。视频处理电路包括接收单元、存储器单元、第一频率单元、第二频率单元、解交错单元(De-interiace)、运动插值单元及帧处理单元。接收单元，用以接收多个场数据。存储器单元与接收单元耦接，用以接收从接收单元输出的场数据，且至少存储三个场数据。第一频率单元用以产生并提供第一频率至存储器单元，以控制存储器单元的数据写入操作。第二频率单元用以产生并提供第二频率至存储器单元，以控制存储器单元的数据读取操作。解交错单元与存储器单元耦接，用以接收从存储器单元输出的多个场数据，并据以运算得到第一帧数据。运动插值单元与解交错单元及存储器单元耦接，用以接收第一帧数据及存储器单元输出的多个场数据，并据以进行运算得到第二帧数据。帧处理单元与解交错单元及运动插值单元耦接，用以根据第一帧数据及第二帧数据产生 一 第三帧数据。输出帧数据对应至第三帧数据。
根据本发明提出 一 种视频处理方法，用以根据多个场数据产生输出帧数
据，此方法包括接收一多个场数据；存储至少两个时序连续的场数据；以及依据至少三个时序连续的该场数据，进行解交错运算以得到 一 第 一 帧数据。为让本发明的上述内容能更明显易懂，下文特举若干实施例，并配合所附图式，作详细说明如下。
图1绘示传统视频处理电路的方块图。
图2绘示依照本发明第一实施例的视频处理电路的方块图。
图3绘示是图2的解交错单元的详细方块图。
图4绘示依照本发明第一实施例的运动参数产生单元的示意图。
图5绘示依照本发明第二实施例的视频处理电路的方块图。
图6绘示是图5的运动插值单元的详细方块图。
图7绘示是图6的运动估算单元的详细方块图。
图8绘示是本发明第二实施例的以电视画面为例的视频处理电路的操作示意图的例子。
图9绘示本发明第二实施例的以电影画面为例的视频处理电路的操作示意图的例子。
图10绘示本发明第二实施例的视频处理电路的另 一方块图。
图ll绘示是图10的运动插值单元的方块图。
图12绘示依照本发明第三实施例的视频处理电路的方块图。
图13绘示依照本发明第三实施例的视频处理电路的另一方块图。
主要元件符号说明
10、 20、 30、 30，、 40、 50: 一见频处理电^各110:解交错模块
112、 122:存储器单元
114:解交错单元
120:运动插值模块
124、 38a、 38a，:运动估算单元
126、 38b、 38b，运动补偿单元
22、 32、 32，、 42、 52、 62:接收单元
24、 34、 34，、 44、 54、 64:存储器单元
26、 36、 36，、 46、 56、 66:解交错单元
26a:场处理器
26b:移动自适应解交错单元
27:运动参数产生单元
38、 38，、 48、 58:运动插值单元
39、 39，、 49、 59:帧处理单元
38al、 38a2、 38al，、 38bl:数据插值单元38a3、 38a3，、 38b2:运算单元45a、 45b、 55a、 55b:频率单元
具体实施例方式
-本发明的一种视频处理电路用以根据多个场数据产生一输出视频数据。此视频处理电路包括一接收单元、 一存储器单元及一解交错单元。接收单元用以接收这些场数据。存储器单元与接收单元耦接，用以接收从接收单元输出的场数据，且至少存储两个场数据。而解交错单元则与接收单元及存储器单元耦接，用以接收从接收单元及存储器单元输出的场数据，并据以运算得到一第一帧(Frame)数据。输出视频数据对应至该第一帧数据。如此，可有效地节省存储器单元的存储器容量。
第一实施例
本实施例的存储器单元优选地用以存储两个先前的场数据，视频处理电路并根据所存储的两个先前场数据及目前场数据来进行解交错视频处理。请参照图2,其绘示依照本发明第一实施例的视频处理电路的方块图。视频处
9理电路20用以接收多个场数据，并依据该场数据解交错(de-interlace)产生 帧数据。视频处理电路20包括接收单元22、存储器单元24及解交错单元26。 接收单元22用以接收多个场数据。存储器单元24与接收单元22耦接，以接 收从接收单元22输出的场数据。存储器单元24用以至少存储两个场数据。 解交错单元26与接收单元22及存储器单元24耦接，用以接收从存储器单元 24及接收单元22输出的场数据，并据以运算得到帧数据。输出视频数据对 应至此帧数据。
举例来说，在目前的一个操作期间内，接收单元22用以接收输入视频数 据中的目前场数据fi-n,并将目前场数据fi—n输出至解交错单元26及存储 器单元24,存储器单元24用以存储前一个及次前一个场数据fi-n-1及 f i—n-2。解交错单元26用以接收存储器单元24及接收单元22提供的目前、 前一个及次前一个场数据H—n、 fi—n-1及fi-n-2，来运算得到帧数据fr_a，
并将其作为输出视频数据输出。
请参照图3,其绘示是图2的解交错单元26的详细方块图。本实施例的 解交错单元26包括场处理器26a及移动自适应解交错(Motion Adaptive De-interlace, MADi)电路26b。场处理器26a用以接收接收单元22提供的 目前场数据fi-n及存储器单元24提供的次前一个场数据fi_n-2，选择输出 前一个及次前一个场数据fi_n及fi—n-2 二者之一或混和fi—n及fi—n-2输 出。MADi电路26b用以接收场处理器26a提供的场数据及从存储器单元24 输出的前一个场数据fi—n-1,并据以产生帧数据fr_a。
在本实施例中虽仅以MAD i电路26b经由组合对应的场数据来组合得到对 应的帧数据的操作为例作说明，然而本实施例的MADi电路26b并不局限于通 过组合两个对应的场数据来得到帧数据。举例来说，请参照图4，其绘示依 照本发明第一实施例的运动参数产生单元的示意图。本实施例的MADi电路 26b更可回应于一运动参数MR来参考场数据所对应的视频运动情形，来产生 帧数据fr-a。本实施例的解交错单元26中更具有运动参数产生单元27,用 以回应于目前及次前一个场数据f i —n及fi —n-2来运算得到运动参数MR。运 动参数MR例如用以指示目前及次前一个场数据fi_n及fi_n-2相关性的高 低，以作为解交错单元26选择产生帧数据fr_a的方式的依据。
本实施例的视频处理电路的存储器单元仅需存储两个先前的场数据，视 频处理电路并根据两个先前场数据及目前场数据来进行解交错视频处理。如此，相较于传统视频处理电路，本实施例的视频处理电路需使用的存储器容 量较低、需占用存储器的数据传输频宽较低及存储器的成本较低。
第二实施例
本实施例的视频处理电路的存储器单元存储两个先前的场数据，视频处 理电路并根据两个先前场数据及目前场数据来进行解交错及运动插值视频处
理。请参照图5,其绘示依照本发明第二实施例的视频处理电路的方块图。 本实施例的视频处理电路3G与第一实施例的视频处理电路20不同之处在于 本实施例的视频处理电路30更具有运动补偿电路38及帧处理单元39。
运动插值电路38与接收单元32及存储器单元34耦接，用以接收从存储 器单元34及接收单元32输出的场数据，并据以进行运算得到帧数据fr-b。 请参照图6,其绘示是图5的运动插值(Motion Interpoiat ion)单元38的详 细方块图。运动补偿电路38包括运动估算(Motion Es t ima t ion)单元38a及 运动补偿(Motion Compensation)单元38b。运动估算单元38a用以根据存储 器单元34输出的前一个场数据fi—n-1及该接收单元输出的目前场数据fi_n 进行运动估算，以产生一个或一个以上的运动向量(Motion Vector)MV。
举例来说，运动估算单元38a例如包括数据插值单元38al、 38a2及运算 单元38a3,如图7所示。数据插值单元38al及38a2例如分别用以对前一个 与目前场数据fi_n-1与fi—n进行插值，以分别得到完整的帧数据fr_xl与 fr — x2。运算单元38a3用以根据帧数据fr—xl及fr_x2进行运动估算，以得 到运动向量MV。
运动补偿单元38b用以根据运动向量MV及下一个时序周期的次前一个场 数据filiext —n-2及下一个时序周期的前一个场数据nnext —n-1进行运动补偿， 以得到帧数据fr-b。与运动估算单元38a相同，运动补偿单元38b亦具有数 据插值单元(未绘示)来将下一个时序周期的次前一个及前一个场数据 fi t_n-2及fi sxt_n-1插值形成对应的帧数据，并根据插值得到的帧数据与 运动像量MV来插值得到巾贞数据f r_b。
帧处理单元39与解交错_单元36及运动插值单元38耦接，用以根据帧数 据fr —a及fr_b产生帧数据fr-op输出。更详细地说，帧处理单元39可以是 一帧选择单元，用以选择帧数据fr_a及fr —b其中之一作为一帧数据fr —op 输出。帧处理单元39亦可以是一帧混合单元，用以^a居帧数据fr — a及fr-b,进行混和运算产生一帧数据f r —op输出。
现以电视画面为例，来对本实施例做进一步的说明。请参考图8,其绘 示是本实施例的以电视画面为例的视频处理电路的操作示意图的例子。假设 电视画面的数据以每秒60张画面(每个画面对应至一个场数据)的方式传送 至接收单元32,而帧处理单元39产生每秒120张画面的帧数据(每个画面对 应至一个帧数据)。假设在目前的时序周期中，接收单元32接收的场数据f i _n 为场数据fi-3。此时，场数据fi-n-2， fi_n-1及f i_n分别为场数据f i-l、 fi-2及fi —3,其中场数据fi_l及fi —3例如为偶场数据，而场数据fi—2则 为奇场数据。
角竿交错单元36选择场数据fi_ 1及f i_3 二者之一，或混和f i-1及f i — 3 后，再依据场数据fi-2产生帧数据fr_a2。运动估算单元38a根据场数据 fi-2(此时的fi—n-l)及场数据fi —3(此时的fi—n)进行运动估算，以产生运 动向量MV2。
在下一个时序周期中，接收单元接收的场数据fi-n为场数据fi-4(未绘 示于图中)。此时，场数据fi—n-2, fi—n-l及fi—n分别为场数据fi —2、 fi_3 及fL4。运动补偿单元38b根据运动向量MV2及此下一个时序周期的次前一 个场数据finext-n-2(亦即为fi-2)及此下一个时序周期的前一个场数据 n^ — ii-l(亦即为fi-3)进行运动补偿，以得到帧数据fr — b2。
现以帧处理单元39为帧选择单元为例说明。帧处理单元39将选4奪帧数 据fr_a2及fr_b2其中之一作为一帧数据fr—op输出，举例来说，帧处理单 元39依序地输出帧数据fr_a2及fr_b2。如此，帧处理单元39输出的帧数 据fr_op的频率将为接收单元32接收的场数据f i-n的两倍，而可使对应的 显示器每秒产生120个画面。
另举一例以电影画面进一步地详细"i兑明。电影画面为每秒25张画面的方 式传送，本实施例的以电影画面为例的视频处理电路的操作示意图的例子如 图9所示。场数据fi-2与fi —1为对应至相同帧画面的奇场与偶场数据、场 数据fi_4与fi_3为对应至相同帧画面的奇场与偶场数据，而场数据fi —6与 fi-5为对应至相同顿画面的奇场与偶场数据。
在奇数序期间TP1、 TP3、及TP5中，解交错单元36根据对应至相同帧 数据的两个场数据组合产生对应的帧数据fr_al、 fr_a2、及fr — a3。例如， 根据场数据fi-l及fi—2产生帧数据fr —al。运动估算单元38a并对应地产生运动向量MV1、 MV2及MV3。例如，运动估算单元38a根据场数据f i—2及 fi-3产生运动向'量MV1。在偶数序期间TP2及TP4中，运动补偿单元38b根 据对应的场数据产生对应的帧数据fr —bl及fr-b2。例如，运动补偿单元38b 根据场数据fi-2及fi —3及运动向量MV1，产生帧数据fr —bl。本实施例的帧 处理单元39例如用以分别在奇数序期间TP1、 TP3、及TP5及偶数序期间TP2 及TP4中，分别选择帧数据fr — a (例如是fr — al、 f r — a2及f r_a3)及f'r —b (例 如是fr — bl及fr-b2)作为帧数据fr-叩输出。
在上例中，以帧处理单元39为帧选择单元为例作说明，然而当帧处理单 元39为帧混和单元时，帧处理单元39所执行的混合运算例如是根据特定权 重值，将帧数据fr-a及fr-b相加，以得到帧数据fr —op。
在本实施例中，虽仅以运动插值单元38根据接收单元32及存储器单元 34提供的目前、前一个及次前一个场数据fi_n、 fi—n-1及fi_n-2来插值产 生帧数据fr —b的情形为例作说明，然而运动插值单元38并不局限于本实施 例所提及的实施架构。举例来说，运动插值单元38亦可根据解交错单元36 产生的帧数据fr —a、目前及次前一个场数据f i-n及f i_n_2来运算得到帧数 据fr — b,如图10所示，其绘示本发明第二实施例的视频处理电路的另一方 块图。请同时参照图ll,其绘示图10的运动插值单元38，的例子的方块图。
图10的运动插值单元3S，与图5中的运动插值单元38不同之处在于， 运动插值单元38，具有的运动估算单元38a，及运动补偿单元38b，，运动估算 单元38a，具有数据插值单元38al，及运算单元38a3',而运动补偿单元"b，具 有数据插值单元38bl及运算单元38b2。数据插值单元38al，及"bl用以分 别根据目前场数据fi-n及次前一个场数据fi—n-2插值产生帧数据fi:x2，及 fr-x3。运算单元38a3'根据帧数据fr — x2，及帧数据fr —a进行运动估算，以得 到运动向量MV,而运算单元38b2则根据帧数据fr_x3及帧数据fr —a来产生 帧数据fr —b。
在本实施例中，解交错单元36与运动补偿单元38根据接收单元32及存 储器单元34提供的目前、前一个及次前一个场数据H-n、 fi-n-l及fi—n-2 来分别地运算得到帧数据fr-a及fr —b。如此，本实施例的视频处理电路的 解交错单元36与运动补偿单元38可共用存储器单元34的存储资源，来对输 入的帧数据进行视频处理操作。同样地，解交错单元36，与运动补偿单元38， 可共用存储器单元34'。这样一来，相较于传统视频处理电路，本实施例的视频处理电路具有需使用的存储器容量较低、需占用存储器的数据传输频宽较 低及存储器的成本较低的优点。
第三实施例
本实施例的视频处理电路具有存储器单元，用以存储目前场数据、前一 个及次前一个场数据，并根据此三个场数据来进行解交错及运动插值视频处
理。请参照图12,其绘示依照本发明第三实施例的视频处理电路的方块图。 本实施例的视频处理电路40与第二实施例的视频处理电路30不同之处在于， 本实施例的视频处理电路40中的存储器单元44用以存储目前场数据、前一 个场数据及次前一个场数据。此外，本实施例的视频处理单元40还包括频率 单元45a及45b。
在^L频处理电路40中，接收单元42用以接收场数据fi-n。存储器单元 44与接收单元42耦接，用以接收从接收单元输出的场数据，且至少存储三 个场数据n—n、 fi—n-1、 fi—n-2。频率产生器45a用以产生频率Cik_Wr,提 供存储器单元44接收场数据使用。频率单元45b用以产生频率Clk-Rd,提 供存储器单元44输出场数据使用。解交错单元46与存储器单元44耦接，用 以接收从存储器单元44输出的场数据fi-n、 fi_n-1及fi—n-2,并据以运算 产生帧数据fr_a。频率Clk-Wr及Clk-Rd的频率可以不同。
运动插值单元48与存储器单元44耦接，用以接收从存储器单元44输出 的场数据fi-n、 fi-n-1、 fi_n-2,并据以运算产生帧数据fr—b。帧处理单元 49与解交错单元46及运动插值单元48耦接，用以根据帧数据fr-a及帧数 据fr-b来产生一帧数据，并作为输出视频数据fr-op输出。
如此，本实施例的视频处理电路40仅需设置可存储目前、前一个及次前 一个场数据H—n、 fi-n-1及f i_n-2的存储器单元44，即可有效地得到对应 的帕数据fr —op。而本实施例的视频处理电路40亦不局限于如图12所示的 方块图，举例来说，本实施例的视频处理电路亦可如图13所示的方块图。
图13的电路与图12的电路不同之处在于，运动插值单元58与帧处理单 元59的设计。在图13中，运动插值单元58与解交错单元46及存储器单元 44耦接，用以接收帧数据f r-a及存储器单元44输出的场数据f i _n及f i —n-2 ， 并据以进行运算得到帧数据f r-b。而帧处理单元59则与解交错单元46及运 动插值单元58耦接，用以根据帧数据fr-a及fr-b来产生一帧数据，并作为输出视频数据f r — op输出。
由以上叙迷可知，本实施例的视频处理电路的解交错单元与运动补偿单 元可共用存储器单元的存储资源，来对输入视频数据进行视频处理操作。如 此，相较于传统视频处理电路，本实施例的视频处理电路需使用的存储器容 量较低、需占用存储器的数据传输频宽较低及存储器的成本较低。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。 本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内， 当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求所 界定者为准。
权利要求
1. 一种视频处理电路，用以根据多个场数据产生一输出帧数据，该视频处理电路包括一接收单元，用以接收该场数据；一存储器单元，与该接收单元耦接，用以接收从该接收单元输出的该场数据，且至少存储两个场数据；以及一解交错单元，与该接收单元及该存储器单元耦接，用以接收从该接收单元及该存储器单元输出的该场数据，并据以运算得到一第一帧数据。
2. 如权利要求1所述的视频处理电路，其中，当该接收单元接收并输出 一目前场数据f i-n时，该存储器单元至少存储一前一个场数据fi —ii-l及一 次前一个场数据fi-n-2。
3. 如权利要求2所述的视频处理电路，其中在该存储器单元中，写入与 读出的频率相同。
4. 如权利要求2所述的视频处理电路，其中该解交错单元包括 一多工器，用以接收该目前场数据fi—n及该次前一个场数据fi_n-2，并依据一场索引值，选择输出该目前场数据f i-n或该次前一个场数据f i_n-2 二者之一；以及一移动自适应解交错电路，用以接收该多工器输出的场数据，及该存储 器单元输出的该前一个场数据fi_n-1,并据以产生该第一帧数据。
5. 如权利要求4所述的视频处理电路，其中该解交错单元还包括 一运动参数产生单元，用以根据该目前场数据f i-n及该次前一个场数据fi』-2，产生一运动参数；其中，该运动自适应解交错单元依据该运算参数来产生该第一帧数据。
6. 如权利要求1所述的视频处理电路，还包括一运动插值单元，与该接收单元及该存储器单元耦接，用以接收从该接 收单元及该存储器单元输出的该场数据，并根据该场数据，运算产生一第二 帧数据；以及一帧处理单元，与该解交错单元及该运动插值单元耦接，用以根据该第 一帧数据及该第二帧数据来产生 一 第三帧数据，该输出帧数据对应至该第三帧数据。
7. 如权利要求6所述的^L频处理电3各，其中该运动插值单元包括 一运动估算单元，用以根据该前一个场数据fi_n-1及该目前场数据f i _n进行运动估算，以产生至少一运动向量；以及一运动补偿单元，用以根据该至少一运动向量及由该该次前一个场数据 fi—n-2及该前一个场数据fi-n-1进行运动补偿，以产生该第二帧数据。
8. 如权利要求6所述的视频处理电路，其中该帧处理单元为一帧选择单 元，用以选择该第 一帧数据及该第二帧数据二者之一作为该第三帧数据。
9. 如权利要求6所述的视频处理电路，其中该帧处理单元为一帧混和单 元，用以对该第一帧数据及该第二帧数据进行混合运算，以产生该第三帧数 据。
10. 如权利要求1所述的视频处理电路，还包括 一运动插值单元，与该接收单元、该存储器单元及该解交错单元耦接，用以接收该接收单元与该存储器单元输出的该场数据及该解交错单元输出的 该第一帧数据，并根据该场数据及该第一帧数据，运算产生一第二帧数据； 以及一帧处理单元，与该解交错单元及该运动插值单元耦接，用以根据该第 一帧数据及该第二帧数据来产生一第三帧数据，该输出帧数据对应至该第三 帧数据。
11. 如权利要求10所述的视频处理电路，其中该运动插值单元包括一运动估算单元，用以根据该第一帧数据及该目前场数据n—n进行运动估算，以产生至少一运动向量；以及一运动补偿单元，用以根据该至少一运动向量及由该该次前一个场数据 f i - n-2及该第 一 帧数据进行运动^卜偿，以产生该第二帧数据。
12. 如权利要求10所述的视频处理电路，其中该帧处理单元为一帧选择 单元，用以选择该第 一帧数据及该第二帧数据二者之一作为该第三帧数据。
13. 如权利要求10所述的视频处理电路，其中该帧处理单元为一帧混和 单元，用以对该第一帧数据及该第二帧数据进行混合运算，以产生该第三帧 数据。
14. 一种视频处理电路，用以根据多个场数据产生一输出帧数据，该视 频处理电路包括一接收单元，用以接收该场数据；一存储器单元，与该接收单元耦接，用以接收该接收单元输出的该场数据，且至少存储三个场数据；第一频率单元，用以产生第一频率，提供该存储器单元接收场数据使用； 第二频率单元，用以产生第二频率，提供该存储器单元输出场数据使用； 一解交错单元，与该存储器单元耦接，用以接收从该存储器单元输出的该场数据，并据以运算产生一第一帧数据；一运动插值单元，与该存储器单元耦接，用以接收从该存储器单元输出的该些场数据，并据以运算产生一第二帧数据；以及一帧处理单元，与该解交错单元及该运动插值单元耦接，用以根据该第一帧数据及该第二帧数据产生 一 第三帧数据，该输出帧数据对应至该第三帧数据。
15. 如权利要求14所述的视频处理电路，其中，该第一频率与该第二频 率的频率不同。
16. 如权利要求14所述的视频处理电路，其中该帧处理单元为一帧选择 单元，用以选择该第 一帧数据及该第二帧数据二者之一作为该第三帧数据。
17. 如权利要求14所述的视频处理电路，其中该帧处理单元为一帧混和 单元，用以对该第一帧数据及该第二帧数据进行混合运算，以产生该第三帧 数据。
18. —种视频处理电路，用以根据多个场数据产生一输出帧数据，该视 频处理电^各包括一接收单元，用以接收该些场数据；一存储器单元，与该接收单元耦接，用以接收从该接收单元输出的该场数据，且至少存储三个场数据；第一频率单元，用以产生第一频率，提供该存储器单元接收场数据使用； 第二频率单元，用以产生第二频率，提供该存储器单元输出场数据使用； 一解交错单元，与该存储器单元耦接，用以接收该存储器单元输出的该些场数据，并据以运算得到一第一帧数据；一运动插值单元，与该解交错单元及该存储器单元耦接，用以接收该第一帧数据及该存储器单元输出的该场数据，并据以进行运算得到一第二帧数据；以及一帧处理单元，与该解交错单元及该运动插值单元耦接，用以根据该第一帧数据及该第二帧数据产生一第三帧数据，该输出帧数据对应至该第三帧数据。
19. 如权利要求18所述的视频处理电路，其中，该第一频率与该第二频率的频率不同。
20. 如权利要求18所述的视频处理电路，其中该帧处理单元为一帧选裤r单元，用以选择该第一帧数据及该第二帧数据二者之一作为该第三帧数据。
21. 如权利要求18所述的视频处理电路，其中该帧处理单元为一帧混和单元，用以对该第一帧数据及该第二帧数据进行混合运算，以产生该第三帧数据。 .
22. —种视频处理方法，用以根据多个场数据产生一输出帧数据，该方法包括(a) 接收多个场数据；(b) 存储至少两个时序连续的场数据；以及(c) 依据至少三个时序连续的该场数据，进行解交错运算以得到一第一帧数据。
23. 如权利要求第22所述的视频处理方法，还包括(d) 依据至少三个时序连续的该场数据，进行运动插值运算以得到一第二帧数据；以及(e) 依据该第一及该第二帧数据运算产生一第三帧数据，该输出帧数据对应至该第三帧数据。
24. 如权利要求第22所述的视频处理方法，还包括(d) 依据该第一帧数据及该场数据，进行运动插值运算以得到一第二帧数据；以及(e) 依据该第一及该第二帧数据运算产生一第三帧数据，该输出帧数据对应至该第三帧数据。
全文摘要
一种视频处理电路，用以根据多个场数据产生输出帧数据。视频处理电路包括接收单元、存储器单元及解交错单元。接收单元用以接收场数据。存储器单元与接收单元耦接，用以接收从接收单元输出场数据，且至少存储两个场数据。解交错单元与接收单元及存储器单元耦接，用以接收从接收单元及存储器单元输出的场数据，并据以运算得到第一帧(Frame)数据。
文档编号H04N5/44GK101478647SQ20081000281
公开日2009年7月8日 申请日期2008年1月4日 优先权日2008年1月4日
发明者任立寰, 陈仲怡 申请人:晨星半导体股份有限公司