专利名称：多处理器系统以及多处理器系统启动方法
技术领域：
本发明实施例涉及微处理技术领域，特别涉及一种多处理器系统以及多 处理器系统启动方法。
背景技术：
在多々某体、语音通信等领域的处理器中，目前主流的是ARM芯片内核， ARM系统的通用32位RISC孩i处理器包括多个产品，目前许多ARM内核的处 理器，有丰富的外设接口与启动ROM的设置，处理器可以有两种方式启动，
在外启动方式下，ARM从外部程序存储器(一般是Flash存储器)，取 指令执行相应的应用；在内启动方式下，ARM运行片上启动ROM中固化的一 个128B启动程序，完成器件初始化，配置通信接口将用户程序存储于片内 SRAM中，然后跳转至片内SRAM起始处开始执行下载的用户程序，为进一步 的调试、代码下载、外启动Flash存储器编程提供途径。
启动代码从系统上电开始接管CPU,依次需要负责初始化CPU在各种模 式下的堆栈空间，设定CPU的内存映射、对系统的各种控制寄存器做初始化、 对CPU的外部存储器进行初始化、设定各外围设备的基地址、创建正确的中 断向量表、为C代码执行创建ZI (零创建)区，然后进入到C代码，在C代 码中继续对时钟、通信端口进行初始化，然后打开系统的中断允许位，进入 到应用代码中执行，执行期间响应各种不同的中断信号并调用预先设置好的 中断服务程序处理这些中断。
目前多处理器系统的启动方式为分别各自启动，启动完成后再通过UART、 USB、 DPRAM等方式进行通信。以处理器一和处理器二为例，处理器一从外部 程序存储器(一般是NAND Flash存储器)取指令执行相应的应用或者启动ROM中固化的一个启动程序，完成器件初始化，配置串口或者其他通信方式 接收用户程序并存储于片内SRAM中，然后跳转到片内SRAM起始处开始执行 下载的用户程序，进而为调试、代码下载、外启动Flash存储器编程提供途 径。同理处理器二也是按照同样的次序进行启动。
在处理器一和处理器二启动完成后，执行各自的任务，在需要进行数据 交换或者控制时可通过通用异步收发器(Universal Asynchronous Receiver/Tra扁itter，以下简称UART)通信、通用串行总线(Universal Serial Bus,以下简称USB )通信或双口随机存储器(Dual Port Random Acess Memory,以下简称DPRAM)通信。
发明人在是实现本发明的过程中发现，现有技术至少存在如下的技术问 题现有技术中的多处理器系统中多个处理器同时启动的方式，需要为每个 处理器设置单独的程序存储器(如NAND Flash)，使得多处理器系统的结构 复杂，成本高。
发明内容
本发明实施例提供了 一种多处理器系统以及多处理器系统启动方法，能
够降低多处理器系统的复杂度，降低成本。
本发明实施例才是供了一种多处理器系统，包括 第 一初始化程序存储模块，用于存储第 一初始化程序； 第一存4诸4莫块，用于存储第二初始化程序、第一程序和第二程序； 第一处理器，与所述第一存储模块通信连接，用于根据所述第二初始化
程序进行初始化，并从所述第 一存储模块中获取所述第 一程序和第二程序； 第二存储模块，用于存储第一处理器启动后从第一存储模块获取所的述
第一程序和第二程序；
第二处理器，与所述第一初始化程序存储模块及所述第二存储模块连接，
用于根据所述第一初始化程序进行初始化，并执行所述第二存储模块中存储
的所述第二程序；
6其中，所述第一处理器还用于执行所述第二存储模块中存储的所述第一 程序。
本发明实施例还提供了一种多处理器系统启动方法，包括
第一处理器和第二处理器获取初始化程序并执行；
第 一处理器获取第 一存储模块存储的所述第 一处理器的第 一程序以及所 述第二处理器的第二程序，并将所述第一程序和第二程序存储到第二存储模 块中；
第 一处理器和第二处理器分别才丸行存储在第二存储;溪块中的第 一程序和 第二程序。
本发明实施例提供的多处理器系统以及多处理器系统启动方法，其中的 多处理器系统包括第一处理器和第二处理器，且在第一处理器上设置的第一 存储模块存储有第 一处理器的初始化程序、第 一处理器的第 一程序以及第二 处理器的第二程序，而不需要在第二处理器上设置存储第二程序的存储模块， 能够降低多处理器系统的复杂度，节约成本；本发明实施例还提供了相应的 多处理器启动方法，由第一处理器获取第一处理器和第二处理器的执行的程 序，便于实现对多处理器系统进行统一管理。
图1为本发明多处理器系统实施例一的结构示意图2为本发明多处理器系统实施例二的结构示意图3为本发明多处理器系统实施例三的结构示意图4为本发明多处理器系统启动方法实施例的流程示意图5为本发明第一具体实施例中的多处理器系统的结构示意图6为本发明第一具体实施例中多处理器系统启动方法实施例的流程示
意图7为本发明第二具体实施例中的多处理器系统的结构示意图；图8为本发明第二具体实施例中多处理器系统启动方法实施例的流程示
意图9为本发明技术方案应用到智能手机上实施例的结构示意图。
具体实施例方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
本发明实施例提供了一种多处理器系统，图1为本发明多处理器系统实施 例一的结构示意图，如图1所示，多处理器系统包括第一处理器11、第二处 理器l2、第一初始化程序存储才莫块13、第一存储模块14和第二存储^t块15, 其中第 一初始化程序存储模块13用于存储第 一初始化程序；第 一存储才莫块14 用于存^f诸第二初始化程序、第一程序和第二程序；第一处理器11与所述第一 存储才莫块14通信连接，用于根据所述第二初始化程序进行初始化，并从所述 第一存储模块14中获取第一程序和第二程序；第二存储模块15用于存储第一 处理器11启动后从第一存储才莫块14获取的第一程序和第二程序；第二处理器 12与第一初始化程序存储模块13及第二存储模块15连接，用于根据所述第 一初始化程序进行初始化，并执行第二存储模块15中存储的所述第二程序； 其中第一处理器11还用于执行第二存储模块15中存储的所述第一程序。
本实施例提供的多处理器系统，设置一个第一存储模块，该存储模块存 储有第一处理器的初始化程序、第一程序以及第二处理器的第二程序，且从 处理器不单独外设存储第二程序的存储模块，上述的第 一程序和第二程序可 以只包括系统程序，也可以包括系统程序和用户程序，即将第一处理器和第 二处理器的程序都存储到与第一处理器连接的第一存储模块，而不是为每个 处理器都设置存储系统程序和用户程序的存储模块，能够降低多处理器系统 的复杂度，降低成本。
如图2所示，上述实施例中的第二存储模块15可以分为程序存储器151 和仲裁电路152,上述的程序存储器151用于存储第一处理器11启动后从第一存储模块14获取的第一程序以及第二程序，即第一处理器11和第二处理
器12共用一个程序存储器151。仲裁电路152用于控制第一处理器11执行 所述程序存储器151存储的所述第一程序；控制所述第二处理器12执行所述 程序存储器151中的存储的所述第二程序。这种实施方式可以使第一处理器 和第二处理器共用一个程序存储器，进一步降低系统复杂度，节约成本。
另外还有另外一种实施方式，如图3所示，第二存储模块15分为第一程 序存储器153和第二程序存储器154，多处理器系统还包括通信模块16,上 述的第一程序存储器153与所述第一处理器11连接，用于存储所述第一处理 器11启动后从第一存储模块14获取的所述第一程序，以供所述第一处理器 ll在启动后执行；第二程序存储器154与所述第二处理器12连接，用于存 储所述第一处理器11启动后从第一存储模块14获取的所述第二程序，以供 所述第二处理器在启动后执行。
第一处理器11在启动后获取到第二处理器12的第二程序后，通过通信 模块16发送给第二程序存储器154,即通信模块16用于将第一处理器获取 的第二处理器的第二程序传送给第二处理器以存储到第二处理器的第二程序 存储器。
本实施例中的程序存储器、第一程序存储器以及第二程序存储器可以为 同步动态随才几存储器(Synchronization Dynamic RAM,以下简称SDRAM)或 者双倍数据速率(Double Data Rate,以下简称DDR) SDRAM。
上述的通信;漠块可以包括USB接口 、 UART或者DPR AM,在<吏用DPRAM进行 通信时，可以提高数据传输速率，满足高速数据传输的要求。
与上述多处理器系统相应的，本发明实施例还提供了上述多处理器系统 启动的方法。
图4为本发明多处理器系统启动方法实施例的流程示意图，如图4所示， 包括如下步骤
步骤101、第一处理器和第二处理器获取初始化程序并执行；步骤102、第一处理器获取第一存储模块存储的所述第一处理器的第一 程序以及所述第二处理器的第二程序，并将所述第 一程序和第二程序存储到
第二存储模块中；
步骤103、第一处理器和第二处理器分别执行存储在第二存储模块中的
第一程序和第二程序。
本实施例提供的多处理器系统启动方法，由第一处理器获取第一存储模 块存储的第一处理器的第一程序，以及第二处理器的第二程序，上述第一程 序和第二程序可以为系统程序，也可以为系统程序和用户程序，并将上述第
一程序和第二程序存储到第二存储模块中，由第 一处理器和第二处理器分別 执行第一程序和第二程序，能够针对多处理器系统中只设置一个存储第一处 理器以及第二处理器的程序的存储模块，而第二处理器不需单独外设存储第 二程序的存储冲莫块的情况，提供一种启动方法，同时由第一处理器获取第二 处理器的第二程序，能够实现对系统的统一管理。
在上述实施例中，第一处理器和第二处理器获取初始化程序并执行可以 具体为第 一处理器从内部只读存储器或外部程序存储器中获取初始化程序并 执行，第二处理器从内部只读存储器或者外部电可擦除可编程只读存储器中 获取初始化程序并执4亍。
第 一处理器获取第 一存储才莫块存储的所述第 一处理器的第 一程序以及所 述第二处理器的第二程序可以具体为第 一处理器从外设的外部程序存储器中 获取所述第 一处理器的第 一程序以及所述第二处理器的第二程序，其中的外
部存储器可以为NAND Flash。
上述实施例中将第一程序和第二程序存储到第二存储模块中包括将所 述第一处理器的第一程序存储到第一处理器的片内随机存储器中，并将所述 第二处理器的第二程序发送给第二处理器以存储到第二处理器的片内随才踏 储器中；或者将所述第一处理器的第一程序以及所述第二处理器的第二程序 存储到第一处理器和第二处理器共用的片内随机存储器中。并且在第一处理器和第二处理器共用片内随才几存储器时，所述第一处理 器和第二处理器分别执行存储在第二存储模块中的第 一程序和第二程序包
括通过仲裁电i^t空制第一处理器执行存储在片内随机存储器中的第一程序； 控制第二处理器执行存储在片内随机存储器中的第二程序。本实施例中的片
内随机存储器可以为SDRAM或者DDR SDRAM。
第 一处理器将第二处理器的第二程序发送给所述第二处理器可以具体为 第一处理器通过USB接口 、 UART或者DPRAM将第二处理器的第二程序发送给 所述第二处理器。
本发明上述实施例提供的多处理器系统，可以只包括一个用于存储系统 程序和用户程序(第一程序或第二程序)的存储模块，该模块与第一处理器 连接，而其他的第二处理器不与上述存储模块连接，在第一处理器完成初始 化后，获取第一处理器以及第二处理器的系统程序和用户程序，并可将上述 的系统程序和用户程序存储到第 一处理器和第二处理器共用的片内随机存储 器，即第一处理器和第二处理器在完成初始化后均跳转到上述片内随机存储 器执行系统程序和用户程序；也可以是第 一处理器将获取的第 一处理器的系 统程序和用户程序存储第一处理器的片内随才踏储器，并将第二处理器的系 统程序和用户程序发送给第二处理器以存储到其设置的片内随机存储器中， 随后第一处理器和第二处理器分别跳转到各自的片内随机存储器中执行系统 程序和用户程序。
本发明第一具体实施例针对第一处理器和第二处理器分别包括各自的片 内随机存储器中的情形，图5为本发明第一具体实施例中的多处理器系统的 结构示意图，如图5所示，多处理器系统包括第一处理器21和第二处理器 22，其中第一处理器21设置有一个存储模块23，即NAND Flash,用于存储主 处理器的初始化程序、系统程序和用户程序以及第二处理器的系统程序和用 户程序，而第二处理器22选择性的设置一个EEPR0M24，该EEPR0M24用于存 储第二处理器22的初始化程序，另外对于上述第一处理器和第二处理器的初始化程序也可以选择设置在处理器内部的ROM中，此外还为第一处理器和第 二处理器分别设置第一片内随才踏储器25和第二片内随机存储器26,该片 内存储器可以使SDRAM或者DDMM,用于分别存储和执行下载的第一处理器 和第二处理器的系统程序以及用户程序，另外在第一处理器和第二处理器之 间设置通信才莫块27，例如可以i殳置USB接口 ， UART串口 ，或者如VME、 Compact PCI总线等其他的标准总线，或者是利用共享存储器进行通信，即多个处理 器将需要交换的数据存储到都可以访问的存储体中， 一个处理器将数据写入 到存储体中，另一个处理器将数据时分读出，这种方式可以实现处理器总线 的隔离，使多个处理器可以有效地交换数据，实现数据共享。本实施例中使 用DPRAM进行通信，CEL和CER为两个片选信号4I:口 。
图6为本发明第一具体实施例中多处理器系统启动方法实施例的流程示 意图，如图6所示，包括如下步骤
步骤201、第一处理器从外部程序存储器(如NAND Flash存储器)获取 初始化程序并执行，完成器件初始化，配置接口及相关寄存器。第二处理器 可以启动内部ROM中固化的一个启动程序，如果内部没有相关配置，则可通 过外加EEPROM完成器件的初始化，配置外部4^口，初始化CPU在各种纟莫式下 的堆栈空间、设定CPU内存映射、对系统的各种控制寄存器进行初始化、对 CPU的外部存储器进行初始化、设定个外围设备的基地址、创建正确的中断 向量表；
步骤202、第一处理器/人NAND Flash中获取第一处理器的系统程序和用 户程序以及第二处理器的系统程序和用户程序，并将第一处理器的系统程序 和用户程序下载到第一处理器的第一片内随机存储器，即SDRAM或者DDR SDRAM中；将第二处理器的系统程序和用户程序经过UART、 USB或者DPRAM 传送到第二处理器的第二片内随才4储器，即SDRAM或者DDR SDRAM中；
步骤203、第一处理器和第二处理器在启动完毕，完成各自的初始化配 置，并将各自的系统程序和用户程序下载到各自的SDRAM或DDR SDRAM中后，第一处理器和第二处理器跳转到各自SDRAM或DDR SDRAM的起始处开始执行 下载的系统程序和用户程序，完成相应任务，并可通过UART、 USB或者DPRAM 等协议进行数据通信。
本实施例中通过减少一个NAND Flash芯片的设计方式，能够达到节约产 品成本的目的，另外相对于传统的启动方式，可以直接由第一处理器控制第 二处理器的系统程序和用户程序代码，而不需要两个处理器各自下载系统程 序和用户程序，可以配合硬件系统的优化设计，在数据传输上，由于DPRAM 的应用，数据传输速率大大增加，可以满足高速数据传输的要求。
图7为本发明第二具体实施例中的多处理器系统的结构示意图，如图7 所示，多处理器系统包括第一处理器31和第二处理器32,其中第一处理器 31设置有一个存储模块33,即NAND Flash,用于存储第一处理器的初始化程 序、系统程序和用户程序以及第二处理器的系统程序和用户程序，而第二处 理器32选择性的设置一个EEPROM34,该EEPROM34用于存储第二处理器32 的初始化程序，另外对于上述第一处理器和第二处理器的初始化程序也可以 选择设置在处理器内部的ROM中，此外还可以第一处理器和第二处理器共用 一个片内随才踏储器35,该片内存储器可以使SDRAM或者DDR SDRAM，另外 还设置有仲裁电路36，该仲裁电路用于控制第一处理器和第二处理器分别执 行各自存储在片内随M储器35中的用户代码，另外在第一处理器和第二处 理器之间设置通信才莫块37,例如可以设置USB接口， UART串口，或者如VME、 Compact PCI总线等其他的标准总线，或者是利用共享存储器进行通信，例 如醒AM。
图8为本发明第二具体实施例中多处理器系统启动方法实施例的流程示 意图，如图8所示，包括如下步骤
步骤301、第一处理器从外部程序存储器(如NAND Flash存储器)获取 初始化程序并执行，完成器件初始化，配置接口及相关寄存器。第二处理器 可以启动内部ROM中固化的一个启动程序，如果内部没有相关配置，则可通
13过外加EEPROM完成器件的初始化，配置外部接口，初始化CPU在各种模式下 的堆栈空间、设定CPU内存映射、对系统的各种控制寄存器进行初始化、对 CPU的外部存储器进行初始化、设定个外围设备的基地址、创建正确的中断 向量表；
步骤302、第一处理器从NAND Flash中获取第一处理器的系统程序和用 户程序以及第二处理器的系统程序和用户程序，并将其下载到第一处理器和 第二处理器共用的片内随fe^储器中，即SDRAM或者DDR SDRAM中；
步骤303、第一处理器和第二处理器在启动完毕，完成各自的初始化配 置，并将其系统程序和用户程序下载到同一个的SDRAM或DDR SDRAM中后， 第一处理器和第二处理器可以通过仲裁电路来执行SDRAM或DDR SDRAM中各 自的系统程序和用户程序代码，完成相应任务，并且可以通过UART、 USB和 DPRAM等协议进行数据通信，仲裁电路可以通过选用芯片厂商的数据总线切 换芯片来完成总线的切换，也可以通过搭建总线多路接口电路实现。本实施 例中通过减少NAND Flash芯片和SDRAM/或DDR SDRAM的设计方式，能够达 到节约产品成本的目的，另外，可以直接由第一处理器控制第二处理器的用 户程序4戈码，通过仲裁电路共享一个SDRAM或DDR SDRAM， /人而实现对系统 的优化，在数据传输上，由于DPRAM的应用，数据传输速率大大增加，可以 满足高速数据传输的要求。
本发明上述实施例提供的多处理器系统可以应用在智能手机上，图9为 本发明技术方案应用到智能手机上实施例的结构示意图，如图9所示，在目 前智能手机的设计中，包括应用处理器(AP侧)和基板处理器(MODEM侧)， 应用处理器主要完成应用程序的执行和多媒体任务的处理，例如利用GPU控 制LCD、 WiFi、 GPS、蓝牙(Bluetooth)和照相机(Camera)等应用；基板 处理器主要完成话筒(Speaker) 、 Headset、 4建盘(Key Pad )以及射频(RF ) 通信功能。在现有技术中为每一个处理器都设置用户程序存储模块的勤出上， 即都设置NAND Flash,而在本发明实施中基板处理器不设置NAND Flash,而^义为应用处理器设置NAND Flash,该NAND Flash中存储有基板处理器和应 用处理器的应用程序，启动时在基板处理器和应用处理器都完成初始化后， 应用处理器从NAND Flash中获取应用程序，将应用处理器的用户程序下载到 应用处理器的SDRAM中，将基板处理器的用户程序下载到基板处理器的SDRAM 中，之后应用处理器和基板处理器跳转到各自的SDRAM中执行应用程序。另 外也可以是基板处理器和应用处理器共用一个SDRAM,通过设置仲裁电路来 控制基板处理器和应用处理器执行各自的代码。另外上述实施例中也可以将 从NAND Flash设置在J4^处理器上。
上述实施例中的多是以包括两个处理器的多处理器系统为例，即一个第 一处理器和一个第二处理器，另外也可以是包括三个或三个以上的第二处理 器的情况，只需选择其中一个处理器作为第一处理器，在第一处理器上设置 用户程序存储模块，系统启动时，由第一处理器获取各个第二处理器的用户 程序，并将其发送给各个第二处理器。
本发明实施例提供的多处理器系统以及多处理器系统启动方法，其中的多 处理器系统包括第一处理器和第二处理器，其中的第二处理器可以为多个，且 仅在第 一处理器上设置用户程序存储才莫块，在该模块中存储第 一处理器和第二 处理器的用户程序，从而不必为每个处理器设置用户程序存储才莫块，能够减小 多处理器系统的复杂度，P争低成本，同时还提供了一种多处理器启动方法，该 启动方法能够针对上述多处理器系统进4亍启动，同时可实现由第一处理器控制 其他第二处理器的用户程序，实现统一管理。并进一步的可选择〗吏用DPRAM作 为通信模块，能够提高数据传输速率，满足数据高速传输的要求。
最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进 行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技 术人员应当理解其依然可以对本发明的技术方案进行修改或者等同替换， 而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的 并奮4申和范围。
权利要求
1、一种多处理器系统，其特征在于，包括第一初始化程序存储模块，用于存储第一初始化程序；第一存储模块，用于存储第二初始化程序、第一程序和第二程序；第一处理器，与所述第一存储模块通信连接，用于根据所述第二初始化程序进行初始化，并从所述第一存储模块中获取所述第一程序和第二程序；第二存储模块，用于存储第一处理器启动后从第一存储模块获取的所述第一程序和第二程序；第二处理器，与所述第一初始化程序存储模块及所述第二存储模块连接，用于根据所述第一初始化程序进行初始化，并执行所述第二存储模块中存储的所述第二程序；其中，所述第一处理器还用于执行所述第二存储模块中存储的所述第一程序。
2、 根据权利要求l所述的多处理器系统，其特征在于，所述第二存储模 块包括程序存储器，用于存储所述第一处理器启动后从所述第一存储模块获取 的所述第一处理器的第一程序以及所述第二处理器的第二程序；仲裁电路，用于控制所述第一处理器执行所述程序存储器存储的所述第 一程序；控制所述第二处理器执行所述程序存储器中的存储的所述第二程序。
3、 根据权利要求l所述的多处理器系统，其特征在于，所述第二存储模 块包括第一程序存储器，与所述第一处理器连接，用于存储所述第一处理器启 动后从第一存储模块获取的所述第一程序，以供所述第一处理器在启动后执 行；第二程序存储器，与所述第二处理器连接，用于存储所述第一处理器启 动后从第一存储模块获取的所述第二程序，以供所述第二处理器在启动后执行；所述多处理器系统还包括通信模块，用于将所述第一处理器获取的所述第二程序传送给所述第二 处理器以存储到所述第二处理器的所述第二程序存储器。
4、 根据权利要求2或3所述的多处理器系统，其特征在于，所述程序存 储器、第一程序存储器以及第二程序存储器为SDRAM或者DDR SDRAM。
5、 根据权利要求3所述的多处理器系统，其特征在于，所述通信模块包 括USB4妄口、 UART或者DPRAM。
6、 根据权利要求1所述的多处理器系统，其特征在于，所述第一程序包 括系统程序或者包括系统程序和用户程序；所述第二程序包括系统程序或者 包括系统程序和用户程序。
7、 一种多处理器系统启动方法，其特征在于，包括 第一处理器和第二处理器获取初始化程序并执行；第 一处理器获取第 一存储模块存储的所述第 一处理器的第 一程序以及所 述第二处理器的第二程序，并将所述第 一程序和第二程序存储到第二存储模 块中；第一处理器和第二处理器分别执行存储在第二存储模块中的第 一程序和 第二程序。
8、 根据权利要求7所述的多处理器系统启动方法，其特征在于，所述第 一处理器和第二处理器获取初始化程序并执行包括第一处理器从内部只读存储器或外部程序存储器中获取初始化程序并执 行，第二处理器从内部只读存储器或者外部电可擦除可编程只读存储器中获 取初始化程序并执4亍。
9、 根据权利要求7所述的多处理器系统启动方法，其特征在于，所述第 一处理器获取第 一存储模块存储的所述第 一处理器的第 一程序以及所述第二 处理器的第二程序包括第一处理器从外设的外部程序存储器中获取所述第一处理器的第一程序 以及所述第二处理器的第二程序。
10、 根据权利要求9所述的多处理器系统启动方法，其特征在于，所述将第一程序和第二程序存储到第二存储模块中包括将所述第一处理器的第一程序存储到第一处理器的片内随才几存储器中， 并将所述第二处理器的第二程序发送给第二处理器以存储到第二处理器的片 内随才几存4诸器中；或将所述第一处理器的第一程序以及所述第二处理器的第二程序存储到第 一处理器和第二处理器共用的片内随机存储器中。
11、 根据权利要求IO所述的多处理器系统启动方法，其特征在于，在第 一处理器和第二处理器共用片内随机存储器时，所述第一处理器和第二处理 器分别执行存储在第二存储模块中的第一程序和第二程序包括通过仲裁电路控制第 一处理器执行存储在片内随机存储器中的第 一程 序；控制第二处理器执行存储在片内随机存储器中的第二程序。
12、 根据权利要求10所述的多处理器系统启动方法，其特征在于，第一 处理器将第二处理器的第二程序发送给所述第二处理器包括第一处理器通过USB接口 、 UART或者DPRAM将第二处理器的第二程序发 送给所述第二处理器。
全文摘要
本发明实施例提供了一种多处理器系统以及多处理器系统启动方法，多处理器系统包括第一初始化程序存储模块，用于存储第一初始化程序；第一存储模块，用于存储第二初始化程序、第一程序和第二程序；第一处理器，用于根据第二初始化程序进行初始化，并从所述第一存储模块中获取第一程序和第二程序；第二存储模块，用于存储第一处理器启动后从第一存储模块获取的所述第一程序和第二程序；第二处理器，用于根据第一初始化程序进行初始化，并执行第二存储模块中存储的第二程序；本发明实施例还提供了一种多处理器系统启动方法。本发明实施例提供的多处理器系统以及多处理器系统启动方法能够降低多处理器系统的复杂度。
文档编号H04M1/725GK101604252SQ20091015220
公开日2009年12月16日 申请日期2009年7月10日 优先权日2009年7月10日
发明者前 徐 申请人:深圳华为通信技术有限公司