专利名称：Lan/gpib接口转换装置的制作方法
技术领域：
本发明涉及一种LAN/GPIB接口转换装置，属于计算机通信接口技术领域
背景技术：
在测试测量系统中使用的大多数台式仪器都配置有GPIB接口，而现在的PC机大 多数无法和其直连，故要实现PC机对仪器的控制必须使用转换接口，通常的做法是使用仪 器厂商提供的专用模块附件才能和计算机通信。标准LAN接口是业界最稳定和生命周期最 长并且还在不断发展的开放式工业标准，并且适用于分布式系统，因此研制一种LAN接口 到GPIB接口的转换装置具有重要的意义。
发明内容
本发明目的是提供一种LAN/GPIB接口转换装置。本发明的技术解决技术方案是一种LAN/GPIB接口转换装置，其特殊之处在于其包括依次连接且相互通信的 GPIB插座、总线驱动单元、现场可编程逻辑阵列模块FPGA、CPU单元以及LAN接口，所述 GPIB插座与GPIB总线相连，所述LAN接口与LAN总线连接；所述总线驱动单元用于增强 GPIB总线信号的驱动功能；所述现场可编程逻辑阵列模块FPGA可实现GPIB协议与LAN协 议的转换以及GPIB状态与LAN状态的转换；所述CPU单元实现LAN接口和现场可编程逻辑 阵列模块(FPGA)的控制。上述CPU单元由S3CM40芯片、外部高速单元SDRAM、晶振电路和复位电路组成； 所述S3C2440芯片包括CPU芯片Ul以及存储芯片U4 ；所述外部高速单元SDRAM包括数据 线(DATA0 DATA31)、地址线(ADDR2 ADDR14、ADDR25、ADDR24)以及运行芯片(U2、U3)； 所述晶振电路包括二脚晶振Yl和电容C25、C41以及四脚晶振Y2和电容C26、C42 ；所述复 位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及外部芯片_、U21)；所述总 线驱动单元由驱动芯片SN75ALS160 (U23)和SN75ALS162 (U24)组成，芯片SN75ALS160的管 脚(DI01_M DI08_M)通过分压阻排(RN26、RN28、RN29、RN30)与现场可编程逻辑阵列模 块FPGA的I/O上对应的GPIB插座信号相连，输出端接GPIB插座；所述现场可编程逻辑阵 列模块FPGA由可编程逻辑芯片XC3S200U31，20Mhz晶振、电可擦除存储器U22程序下载接 口(JPl)组成，所述20Mhz晶振是用于可编程逻辑芯片)(C3S200U31的输入时钟；所述LAN 接口由以太控制器DM9000U8组成。上LAN/GPIB接口转换装置还包括与CPU单元相互通信的显示单元。上述显示单元包括三态总线缓冲器U11、液晶显示器连接插座J7和液晶显示器， 所述CPU单元的CPU芯片Ul的管脚(VD8 VD21)经过三态总线缓冲器Ull缓冲后与液晶 显示器连接插座J7相连，所述液晶显示器连接插座J7与液晶显示器相连。上述GPIB插座是M针标准插座。本发明的有益效果
1、使用简单。用户只需用两头带RJ45插头的网线将转换装置与计算机连接即可， 也可以通过10/100M路由器连接。可以通过TOB网页来访问GPIB仪器，也可以通过软件访 问动态连接库实现控制。2、可视性强。液晶模块能够动态显示转换装置当前的IP地址，运行状态，错误代 码等信息，便于用户观察当前系统运行状态。3、便于共享系统。本地的多个用户可以通过局域网访问本发明转换装置挂载的 GPIB仪器。异地用户也可以通过互联网访问系统，实现系统的多地共享。
图1是本发明的结构框图；图2和图3是本发明CPU单元的原理图；图4是本发明总线驱动单元的原理图；图5是本发明现场可编程逻辑阵列模块FPGA的原理图；图6是本发明显示单元的原理图；图7是本发明LAN接口的原理图。其中FPGA-现场可编程逻辑阵列模块，SDRAM-外部高速单元，Ul-CPU芯片，U4-存 储芯片，(DATA0 DATA31)-数据线，(ADDR2 ADDR14、ADDR25、ADDR24)-地址线，U2、U3_ 运 行芯片，丫1-二脚晶振^25、041、(132、(133-电容，Y2-四脚晶振，(R64、R65、R66、R67)-电 阻，U20、U21-外部芯片，U30、U32-驱动芯片，U31-可编程逻辑芯片，U22-电可擦除存储器， JPl-程序下载接口，U8-以太控制器，C0N3-网络接口，U7-三态总线缓冲器，J7-液晶显示 器连接插座。
具体实施例方式如图1所示，本发明的结构示意图，LAN/GPIB接口转换装置包括依次相互通信的 GPIB插座、总线驱动单元、现场可编程逻辑阵列模块(FPGA)、CPU单元以及LAN接口，还包 括与CPU单元相互通信的显示单元。其中总线驱动单元用于增强GPIB总线信号的驱动功能，以便本发明可以控制多 台仪器；现场可编程逻辑阵列模块FPGA是用于实现GPIB协议和状态的转换；CPU单元是用 于完成LAN接口以及现场可编程逻辑阵列模块FPGA的控制。LAN接口为标准的网络插件，通过网线可以与计算机直接相连；GPIB插座是M针 标准插座。如图2、图3所示为本发明的CPU单元的原理图，CPU单元由S3CM40芯片，FLASH 存储单元，外部高速单元(SDRAM)，晶振电路和复位电路组成；S3CM40芯片包括CPU芯片 Ul以及存储芯片U4 ；外部高速单元SDRAM包括数据线(DATA0 DATA31)，地址线(ADDR2 ADDR14, ADDR25, ADDR24)以及运行芯片(U2、U3)；晶振电路包括由二脚晶振Yl和电容 (C25、C41)组成的两脚晶振以及由四脚晶振(Y2)和四脚电容(C26、C42)组成的四脚晶振， 为系统提供精准的参考。复位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及 由外部芯片(U20、U21)组成的外部复位电路。系统上电后经复位电路复位，CPU芯片Ul首先从存储芯片U4中读取数据进行程序加载，并复制到外部高速单元SDRAM的运行芯片(U2、U3)中进行运行，地址线(ADDR25、 ADDR24)作为外部高速单元(SDRAM)的运行芯片(U2、U3)的空间映射配置信号，两脚晶振、 四脚晶振组成的晶振电路，为系统提供精准的参考。CPU单元，其功能主要是完成LAN接口 控制、现场可编程逻辑阵列模块FPGA的控制以及显示单元的控制，由S3C2440A实现。现场可编程逻辑阵列模块FPGA，功能是实现GPIB协议和状态转换。如图4所示为本发明的总线驱动单元的电路原理图，总线驱动单元由组成，驱动 芯片 SN75ALS160U30 的管脚(DI01_M DI08_M)通过分压阻排(R拟6、R^8、R^9、RN30)与 现场可编程逻辑阵列模块FPGA的I/O上对应的GPIB插座信号相连，输出端接GPIB插座。总线驱动单元由驱动芯片SN75ALS160U30和驱动芯片SN75ALS162U32，GPIB插座 的数据输入到驱动芯片SN75ALS160的管脚(DI01_M DI08_M)，GPIB插座的控制信号通过 驱动芯片SN75ALS160的分压阻排R拟6、R^8、R^9、RN30与现场可编程逻辑阵列模块FPGA 的I/O上对应的GPIB插座信号相连，输出端接GPIB插座，这样就实现了信号的双向交换。 总线驱动单元主要是增强GPIB插座的驱动能力以便可以控制多达14台仪器；如图5所示为本发明的现场可编程逻辑阵列模块FPGA的原理图，现场可编程逻辑 阵列模块FPGA由可编程逻辑芯片XC3S200 (U31)，20Mhz晶振，电可擦除存储器U22，程序下 载接口 JPl组成，20Mhz晶振是用于可编程逻辑芯片)(C3S200U31的输入时钟。现场可编程逻辑阵列模块FPGA由可编程逻辑芯片XC3S200 (U31)，20Mhz晶振，电 可擦除存储器(U22)，程序下载接口(JPl)组成，通过下载器，可以将代码下载到EEPROM 中，也可以下载到可编程逻辑芯片(U31)中。电可擦除存储器U22中存储可编程逻辑芯片 XC3S200(U31)的程序代码，一旦系统上电，它里面的程序就会自动引导到可编程逻辑芯片 中。可编程逻辑芯片是系统的核心部分，他实现IEEE488的所有协议，不但控制驱动单元， 还要和CPU单元进行数据交换。可编程逻辑芯片)(C3S200(U31)主要是实现GPIB协议的翻译和转换，20Mhz晶振作 为可编程逻辑芯片)(C3S200(U31)的输入时钟，可以为系统提供精准的参考。电可擦除存储 器U22存储的是现场可编程逻辑阵列模块FPGA的程序，在上电初始，此程序会引导到现场 可编程逻辑阵列模块FPGA中。JTAG程序下载接口可以将程序下载到电可擦除存储器或者 可编程逻辑芯片XC3S200中，实现在线编程。如图6所示为本发明显示单元的原理图，显示单元包括三态总线缓冲器Ull和液 晶显示器，所述CPU单元U1(S3CM40)的管脚(VD8 VD21)经过缓冲后连接到液晶显示器 连接插座J7，液晶显示器的插座是直接与J7相连的。能够动态显示转换装置的IP地址，系 统运行状态等信息。如图7所示为本发明LAN接口的原理图，LAN接口由以太控制器DM9000U8组成，用网线通过C0N3将控制计算机与转换装置连接后，由LAN接口将差分信 号ETH_TXN、ETH_TXP转换成通用的处理器接口信号B_D0 B_D15后，通过三态总线缓冲器 U7送到嵌入式系统CPU单元CPU芯片Ul进行相关处理，达到控制目的。机箱结构采用标准IU高，1/2机架宽的箱体，便于上架，同时使得转换装置具备良 好的EMC/EMI效果。本发明可以使得PC机通过LAN接口对带GPIB接口的仪器实现实时快速的控制， 用户通过浏览器，打开仪器Web页面，可以对仪器进行网络配置、仪器控制等相关操作。同时，可以查看仪器的各种信息和网路连接状态。 用户通过浏览器打开主页面，对网络功能进行配置，其中包括主机名、域名、仪器 描述、IP地址等。其中仪器的网络配置可由用户任意选择Matic IP、Auto IP和DHCP三种 方式中的一种。配置完后用户就可以通过控制界面，去控制挂载在本装置上的GPIB仪器， 由于LAN接口具有即插即用的优点，因此使用此接口时无须打开计算机和重新启动系统。 如果有新增仪器，无须拔下本发明，只需刷新软面板即可。
权利要求
1.一种LAN/GPIB接口转换装置，其特征在于其包括依次连接且相互通信的GPIB插 座、总线驱动单元、现场可编程逻辑阵列模块(FPGA)、CPU单元以及LAN接口，所述GPIB插 座与GPIB总线相连，所述LAN接口与LAN总线连接；所述总线驱动单元用于增强GPIB总线 信号的驱动功能；所述现场可编程逻辑阵列模块(FPGA)可实现GPIB协议与LAN协议的转 换以及GPIB状态与LAN状态的转换；所述CPU单元实现LAN接口和现场可编程逻辑阵列模 块(FPGA)的控制。
2.根据权利要求1所述的LAN/GPIB接口转换装置，其特征在于所述CPU单元由S3CM40芯片、外部高速单元(SDRAM)、晶振电路和复位电路组成；所 述S3C2440芯片包括CPU芯片(Ul)以及存储芯片(U4)；所述外部高速单元(SDRAM)包括 数据线(DATA0 DATA31)、地址线(ADDR2 ADDR14、ADDR25、ADDR24)以及运行芯片(U2、 U3)；所述晶振电路包括二脚晶振(Yl)和电容(C25、C41)以及四脚晶振(Y2)和电容(C26、 C42)；所述复位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及外部芯片_、 U21)；所述总线驱动单元由驱动芯片SN75ALS160(U23)和SN75ALS162 (U24)组成，芯片 SN75ALS160的管脚(DI01_M DI08_M)通过分压阻排(R拟6、R^8、R^9、RN30)与现场可编 程逻辑阵列模块(FPGA)的I/O上对应的GPIB插座信号相连，输出端接GPIB插座；所述现场 可编程逻辑阵列模块(FPGA)由可编程逻辑芯片)CC3S200(U31)，20Mhz晶振、电可擦除存储 器(U22)程序下载接口(JPl)组成，所述20Mhz晶振是用于可编程逻辑芯片)(C3S200(U31) 的输入时钟；所述LAN接口由以太控制器DM9000 (U8)组成。
3.根据权利要求1或2所述的LAN/GPIB接口转换装置，其特征在于所述LAN/GPIB接 口转换装置还包括与CPU单元相互通信的显示单元。
4.根据权利要求3所述的LAN/GPIB接口转换装置，其特征在于所述显示单元包括三 态总线缓冲器(Ull)、液晶显示器连接插座(J7)和液晶显示器，所述CPU单元的CPU芯片 (Ul)的管脚(VD8 VD21)经过三态总线缓冲器(Ull)缓冲后与液晶显示器连接插座(J7) 相连，所述液晶显示器连接插座(J7)与液晶显示器相连。
5.根据权利要求4所述的LAN/GPIB接口转换装置，其特征在于所述GPIB插座是M 针标准插座。
全文摘要
本发明涉及一种LAN/GPIB接口转换装置，其包括依次连接且相互通信的GPIB插座、总线驱动单元、现场可编程逻辑阵列模块(FPGA)、CPU单元以及LAN接口，GPIB插座与GPIB总线相连，LAN接口与LAN总线连接；总线驱动单元用于增强GPIB总线信号的驱动功能；现场可编程逻辑阵列模块(FPGA)可实现GPIB协议与LAN协议的转换以及GPIB状态与LAN状态的转换；CPU单元实现LAN接口和现场可编程逻辑阵列模块(FPGA)的控制。具有使用简单、可视性强、便于共享系统的优点。
文档编号H04L29/06GK102053933SQ20091021890
公开日2011年5月11日 申请日期2009年11月11日 优先权日2009年11月11日
发明者刘学钢, 李淑霞, 梁辉, 石俊斌, 翟俊峰, 郭恩全 申请人:陕西海泰电子有限责任公司