摄像器件和摄像装置的制作方法

专利名称：摄像器件和摄像装置的制作方法
技术领域：
本发明涉及一种在基板的上面上具有光电转换层的堆叠型摄像器件和包括所述 摄像器件的摄像装置。
背景技术：
在主要由CXD图像传感器或CMOS图像传感器为代表的单板摄像器件中，对应于滤 色器的颜色信号通过三或四种类型的镶嵌形滤色器从像素部输出，所述的镶嵌形滤色器设 置在进行光电转换的像素部(光电二极管)的排列的上面上。将从单板摄像器件输出的颜 色信号进行处理，以产生彩色图像数据。但是，当镶嵌形滤色器是原色的滤色器时，约2/3 的入射光被滤色器吸收。因此，在其中设置了镶嵌形滤色器的单板摄像器件中，在每个像素 部中的光使用效率低，并且难以提高灵敏度。此外，由于在每个像素部中只获得一种颜色的 颜色信号，因此难以增加分辨率，并且产生假色。因而，为了解决这些情况，例如，开发了在JP-T-2002-513145中公开的摄像器件。 根据此摄像器件，通过将检测光信号的三折阱(three-folded wells)(光电二极管)布置 在硅基板内，可以获得根据在硅基板的深度不同而具有不同光谱灵敏度的信号(在表面上 在蓝、绿和红的波长处具有峰值)。根据此摄像器件，分辨率良好，并且光使用效率得到改 善。但是，RGB输出信号的光谱灵敏度特性的分离不足，并且颜色再现性劣化。此外，为了 获得真实的RGB信号，进行输出信号的加和减。但是，S/N由于加或减而劣化。因此，如在JP-T-2002-502120和JP-A-2002-83946中，研究并且开发了可以将 RGB输出信号的光谱灵敏度特性良好分离的摄像器件。在这些摄像器件中，每个像素部都 具有例如从光入射侧开始顺序堆叠光电转换层的结构，所述光电转换层顺序产生用于B，G， R的光的信号电荷。于是，在每个像素部中，与像素部一体地设置读取部，所述读取部可以 独立地读出与由每个光电转换层中的光产生的电荷对应的信号。在这样的摄像器件中，由 于在每个像素部的上面上没有放置任何滤色器，因此可以将可见光的使用效率配置为接近 100%。此外，由于使用堆叠三个光电转换层的结构，因此可以在每个像素部中获得R，G和 B三种颜色的颜色信号。而且，可以独立地选择三个光电转换层的光谱灵敏度特性。因此， RGB输出信号的光谱灵敏度特性的分离良好。结果，可以获得具有高灵敏度、高分辨率(假 色在视觉上不可辨认)、优异颜色再现性和良好S/N的图像。本发明的发明人发现的缺点在于由于如在JP-T-2002-502120和 JP-A-2002-83946中公开的堆叠型摄像器件中的结构，而在图像中发生不均勻性。以下，将 参考附图描述该缺点。图61是显示常规提出的堆叠型摄像器件的横截面的示意图。图61中所示的摄像 器件包括以两维形状布置的多个像素部P。每个像素部P包括基板1，绝缘层2，光电转 换层3，对电极4，像素电极5，连接部6和信号读取部7。像素电极5被设置在安置于基板1 上的绝缘层2上并且对于每个像素部P是分开的。光电转换层3设置在像素电极5上，并 且配置所有像素部P共有的一个光电转换层3。对电极4设置在光电转换层3上，并且配置所有像素部P共有的一个对电极4。将信号读取部7形成在基板1中并且由MOS电路等配 置。连接部6由导电材料形成，所述连接部6将像素电极5和信号读取部7相互电连接在 一起。在摄像器件的像素部中，通过在对电极4和像素电极5之间施加电场，在光电转换层 3中产生的电荷(电子或空穴)移动至像素电极5。于是，与移动至像素电极5的电荷对应 的信号由信号读取部7读出并且向外输出。图62是从顶部观察的在图61中所示的摄像器件的图。在图62中，没有示出对电 极4。如图62中所示，以四边形格子形状布置多个像素部P。每个像素部P的分隔区域是 正方形。每个像素部P中包括的像素电极5是比像素部P小的正方形形状，并且被布置在 像素部P的分隔区域的中心。此外，像素部P的像素电极5，类似于像素部P，被布置成四边 形格子形状。因此，相邻像素电极5之间的距离在所有像素部中是相同的。图62中，在多 个像素电极中，被设置在最外侧上的像素电极由没有阴影线的白色质点(beta)块表示。当集中在一个像素部P时，在包括在像素部P中的像素电极5和像素部P的端部 之间存在间隙，并且在间隙之间施加弱电杨。因此，在此间隙中产生的电荷移动到像素电极 5并且被转换成信号。因此，作为从像素部P输出的信号，不仅有与在像素电极5和对电极 4之间的光电转换层3中产生的电荷对应的信号，而且还有与在此间隙中产生的电荷对应 的信号。对于在图62中有阴影线的像素电极5，包括像素电极5的像素部P的四个边与其 它像素部P接触。因此，没有从包括像素电极5的像素部P的外面移动到像素电极5的电 荷。但是，对于在图62中没有阴影线的像素电极5，包括像素部5的像素部P (设置在最外 周上的像素部P)的四个边中的一个或两个不与其它的像素部P接触，并且电荷从位于设置 在最外周的像素部P的更外侧上的光电转换层3移动至像素电极5。因此，在多个像素部P中的被设置在最外周上的像素部P中，在像素电极5中收集 的电荷多于位于内周边(参见图62)上的像素部P(包括有阴影线的像素电极5的像素部 P)的电荷。因此，像素电极5的电势上升(或下降)。至于在位于最外周的像素部P中的 位于四个角上的像素部P (位于最外端的像素部P)，其它像素部P仅与所述像素部P的两个 边接触，因此，特别是其电势上升(或下降)。结果，基于从摄像器件输出的信号的图像如图 63中所示。图63是表示当通过使用图61和62中所示的摄像器件以恒定的光量进行摄像操 作时可以得到的拍摄图像的一个实例的图。如图63中所示，在以恒定的光量拍摄的图像 中，与位于最外周上的像素部P对应的位于外周上的像素比与位于内周上的像素部P对应 的位于内周上的像素更亮，从而发生图像的不均勻性。特别是，与位于最外端上的像素部P 对应的位于最外端上的像素最亮。此外，在图61和62所示的摄像器件中，通过不使用从位于最外周上的像素部P读 出的信号作为图像信号，可以认为图像的不均勻性受到抑制。但是，即使不将从位于最外 周上的像素部P读出的信号用作图像信号，图像质量也可能劣化。原因如下。当像素电极 5的电势超过普通范围时，电荷从像素电极5中溢出，并且这些电荷可能对位于内周上的像 素部P的像素电极5的电势有影响。随着微型化进展，像素电极5之间的间隙变得更窄，并 且认为由于这样的因素导致的图像质量的劣化容易发生。在JP-T-2002-502120和JP-A-2002-83946中，没有完全触及由这样的堆叠型摄像器件的结构引起的图像质量劣化的缺点。此外，没有使用可以解决此缺点的任何构造。

发明内容
本发明是考虑到上述情形而发明的。本发明的目的在于提供一种摄像器件及具有 所述摄像器件的摄像装置，所述摄像器件能够通过抑制由于堆叠型摄像器件的结构导致的 图像不均勻性而改善图像质量。[1]根据本发明的一个方面，一种摄像器件包括多个第一电极，第二电极，第三电 极，光电转换层，多个信号读取部，至少一个电势调节部。所述多个第一电极设置在二维空 间中的基板的上面上，其中在所述第一电极中的一个和与所述的这个第一电极相邻的另一 个第一电极之间插入有预定间隙。所述第二电极被布置成紧邻于在所述多个第一电极中被 布置在最外侧上的第一电极，其中在所述在最外侧上布置的第一电极和所述第二电极之间 插入有预定间隙。所述第三电极同时面对所述多个第一电极和所述第二电极。所述光电转 换层被设置在所述多个第一电极和所述第二电极和所述第三电极之间。所述多个信号读取 部被连接到所述多个第一电极上，并且读出对应于在所述电转换层中产生并且被移动到所 述述多个第一电极的电荷的信号。至少一个电势调节部连接到所述第二电极上并且调节所 述第二电极的电势，使得根据在所述光电转换层中产生并且被移动到所述第二电极的电荷 确定的第二电极的所述电势不超过预定的范围。[2]在[1]的摄像器件中，用于读出对应于在所述光电转换层中产生并且被移动 到第二电极中的所述电荷的信号的读取部没有连接到所述第二电极上。[3]在[1]或[2]的摄像器件中，其中所述信号读取部中的每一个均包括:M0S晶体管电路，所述MOS晶体管电路包 括复位晶体管(reset transistor)，所述复位晶体管被构造成使所述第一电极的电势复 位；和输出晶体管，所述输出晶体管被构造成输出与在所述光电转换层中产生并且被移动 至所述第一电极的空穴对应的电压信号，其中所述MOS晶体管电路的每个晶体管均是η-沟道MOS晶体管，并且其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电 转换层中产生并且被移动到所述第二电极的空穴确定的所述第二电极的电势不超过阈值。[4]在[1]或[2]的摄像器件中，其中所述信号读取部中的每一个均包括:M0S晶体管电路，所述MOS晶体管电路包 括复位晶体管，所述复位晶体管被构造成使所述第一电极的电势复位；和输出晶体管，所 述输出晶体管被构造成输出与在所述光电转换层中产生并且被移动至所述第一电极的电 子对应的电压信号，其中所述MOS晶体管电路的每个晶体管均是ρ-沟道MOS晶体管，并且其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电 转换层中产生并且被移动到所述第二电极的电子确定的第二电极的电势不低于阈值。[5]在[1]至[4]中任何一项的摄像器件中，其中所述的至少一个电势调节部是直 接连接所述第二电极和电源的配线。[6]在[1]至[4]中任何一项的摄像器件中，其中所述的至少一个电势调节部是连 接到所述第二电极上的二极管连接的晶体管。
[7]在[1]至[4]中任何一项的摄像器件中，其中所述的至少一个电势调节部是连 接到所述第二电极上的二极管。[8]在[1]至[7]中任何一项中的摄像器件，其中所述的第一电极和所述第二电极被布置成四边形格子形状，并且其中以所述四边形格子形状布置的所述电极中，将位于最外侧上的所述电极配置 为所述第二电极，并且将其它的电极配置为所述第一电极。[9]在[1]至[7]中任何一项中的摄像器件，其中所述的第二电极由连续形成的以 包围所述的多个第一电极一个电极构成。[10]在[1]至[9]中任何一项中的摄像器件，其中所述的光电转换层含有有机材料，并且其中所述的预定间隙等于或小于3 μ m。[11]根据本发明的另一方面，摄像装置包括在[1]至[10]中任何一项的摄像器 件。采用[1]至[10]中的构造，可以提供摄像器件及具有所述摄像器件的摄像装置， 所述摄像器件能够通过抑制由于堆叠型摄像器件的结构导致的图像不均勻性来改善图像质量。采用[11]的构造，可以提供能够通过抑制由于堆叠型摄像器件的结构导致的图 像不均勻性来改善图像质量的摄像装置及具有所述摄像器件的摄像装置。


图1是表示根据本发明的一个示例性实施方案的摄像器件的横截面的示意图。图2是从上面观看的在图1中所示的摄像器件的图。图2中没有显示对电极14。图3是表示在图1所示的摄像器件中，在将MOS电路用作信号读取部17的情况下 的一种构造实例的图。图4是表示图1所示的摄像器件的电势调节部的第一构造实例的图。图5是表示图1所示的摄像器件的电势调节部的第二构造实例的图。图6是表示图1所示的摄像器件的电势调节部的第三构造实例的图。图7是表示图2所示的摄像器件的电势调节电极的一个改进实例的图。图8是说明在图1所示的摄像器件的像素电极之间的间隙的优选值的图。图9是说明在图1所示的摄像器件的像素电极之间的间隙的优选值的图。图10是表示在图8所示的构造中，在将部花青用作形成有机层的光电转换材料的 情况下延迟(lag)产生率的曲线图。图11是表示在图8所示的构造中，在将部花青用作形成有机层的光电转换材料并 且改变像素电极之间的间隙的情况下延迟产生率的曲线图。图12是表示在图8所示的构造中，在将酞菁用作形成有机层的光电转换材料的情 况下延迟产生率的曲线图。图13是表示在图8所示的构造中，在将酞菁用作形成有机层的光电转换材料并且 改变像素电极之间的间隙的情况下，在1帧之后的延迟产生率的曲线图。图14是表示在图8所示的构造中，在将4H-吡喃用作形成有机层的光电转换材料的情况下，延迟产生率的曲线图。图15是表示在图8所示的构造中，在将4H-吡喃用作形成有机层的光电转换材料 并且改变像素电极之间的间隙的情况下，在1帧之后的延迟产生率的曲线图。图16是表示在图8所示的构造中，在改变像素电极的电极面积的情况下，延迟产 生率与帧数的相互关系的曲线图。图17是表示在图8所示的构造中，在改变像素电极的电压的情况下，延迟产生率 与帧数的相互关系的曲线图。图18是堆叠型固态摄像装置的示意性横截面视图。图19是表示固态成像装置的周围电路的构造的一个实例的图。图20是显示有机层的构造的一个实例的横截面。图21是显示在图20中所示的光电转换器件的能带的图。图22是表示不同于所述有机层的一个构造实例的横截面视图。图23是表示图22中所示的光电转换器件的能带的图。图24是表示像素电极的构造的一个实例的示意性横截面视图。图25是表示通过使用凹槽分离方法形成的像素电极的构造的图。图26是说明通过使用凹槽分离方法形成像素电极的顺序的图。图27是说明通过使用凹槽分离方法形成像素电极的顺序的图。图28是说明通过使用凹槽分离方法形成像素电极的顺序的图。图29表示通过使用镶嵌方法形成的像素电极的构造。图30是说明通过使用镶嵌方法形成像素电极的顺序的图。图31是说明通过使用镶嵌方法形成像素电极的顺序的图。图32是说明通过使用镶嵌方法形成像素电极的顺序的图。图33是说明通过使用镶嵌方法形成像素电极的顺序的图。图34是表示滤色器的一种构造实例的平面图。图35A和35B是图34所示的滤色器的横截面视图。图36A和36B是表示其中将周围光屏蔽层作为膜形成的状态的图。图37A和37B是表示其中将光致抗蚀剂作为膜形成的状态的图。图38A和38B是表示对于光致抗蚀剂进行图案曝光、显影和后烘焙的状态的图。图39A和39B是表示其中对于周围光屏蔽层进行干法蚀刻工艺的状态的图。图40A和40B是表示其中将设置在周围光屏蔽层上的光致抗蚀剂剥离的状态的 图。图41A和41B是表示其中将第一颜色的滤色器作为膜形成的状态的图。图42A和42B是表示其中将光致抗蚀剂作为膜形成在第一颜色的滤色器上的状态 的图。图43A和43B是表示其中对于光致抗蚀剂进行图案化曝光、显影和后烘焙的状态 的图。图44A和44B是表示其中对于第一颜色的滤色器进行干法蚀刻工艺的状态的图。图45A和45B是表示其中将在第一颜色的滤色器上形成的光致抗蚀剂剥离的状态 的图。
图46A和46B是表示其中将第二颜色的滤色器作为膜形成的状态的图。图47A和47B是表示其中将第一和第二颜色的滤色器平坦化的状态的图。图48A和48B是表示其中将光致抗蚀剂作为膜形成在第一和第二颜色的滤色器上 的状态的图。图49A和49B是表示其中对于光致抗蚀剂进行图案曝光、显影和后烘焙的状态的 图。图50A和50B是表示其中对用作掩模的光致抗蚀剂进行干法蚀刻的状态的图。图51A和51B是表示其中将光致抗蚀剂剥离的状态的图。图52A和52B是表示其中将间隔壁的材料作为膜形成的状态的图。图53A和53B是表示其中将第一和第二颜色的滤色器和间隔壁平坦化的状态的 图。图54A和54B是表示其中光致抗蚀剂作为膜形成在第一和第二颜色的滤色器和间 隔壁上的状态的图。图55A和55B是表示其中对于光致抗蚀剂进行图案曝光、显影和后烘焙的状态的 图。图56A和56B是表示其中通过蚀刻间隔壁的一部分而形成第三颜色的滤色器的区 域的状态的图。图57A和57B是表示其中将光致抗蚀剂剥离的状态的图。图58A和58B是表示其中将第三颜色的滤色器作为膜形成的状态的图。图59是固态摄像装置的另一种构造实例的横截面视图。图60是固态摄像装置的另一种构造实例的横截面视图。图61是显示常规堆叠型摄像器件的横截面的示意图。图62是常规堆叠型摄像器件的示意性平面图。图63是表示当使用图61和62所示的摄像器件以恒定的光量进行摄像操作时可 以获得的拍摄图像的一个实例的图。
具体实施例方式以下，将参考附图描述本发明的示例性实施方案。图1是表示根据本发明的一个示例性实施方案的摄像器件的横截面的示意图。图 1中表示的摄像器件包括基板11 ；绝缘层12 ；有机层13 ；对电极14 ；多个电极(多个像素 电极15和多个电势调节电极19)；连接部16 ；信号读取部17 ；和电势调节部18。基板11是玻璃基板或由硅等形成的半导体基板。在基板11上，形成绝缘层12。 此外，在绝缘层12上，形成多个电极。图2是从上面观看的在图1中所示的摄像器件的图。图2中没有示出对电极14。在绝缘层12的表面的水平方向和与该方向垂直的方向上的二维空间(在图2中 表示的示例中，是正方形格子形状)中，布置多个电极，并且在它们之间插入预定间隙A。在 多个电极中，设置在最外侧的电极是电势调节电极19，并且其它电极是像素电极15。有机层13至少包括由根据接收的光产生电荷的有机光电转换材料形成的光电转 换层。将有机层13设置在像素电极15和电势调节电极19上以覆盖电极。
对电极14是面对像素电极15和电势调节电极19的电极并且被设置在有机层13 上。为了允许光入射到有机层13上，对电极14由对入射光透明的导电材料构成。将预定 的电压可以通过图中未示出的配线施加给对电极14。因此，可以在对电极14和多个电极 (像素电极15和电势调节电极19)之间施加电场。图1和2中，将方框(在图中由虚线表示的方框)限定为像素部，所述的方框由直 线分隔，所述的直线将位于电极(像素电极15和电势调节电极19)的端部中的两边在垂直 方向上分隔开由电极之间的间隙A的一半的点和将位于电极的端部中的两边在水平方向 上分隔开由电极之间的间隙A的一半的点连接。将包括像素电极15的像素部设置为标准 像素部P1，并且将包括电势调节电极19的像素部设置为周围像素部P2。像素电极15是电荷收集电极，用于收集在标准像素部Pl所包含的有机层13内设 置的光电转换层中产生的电荷。将信号读取部17根据多个像素电极15中的每一个设置并 且和输出与在对应的像素电极15中收集的电荷对应的信号。信号读取部17，例如，由CCD， MOS晶体管电路(M0S电路)，TFT电路等构造。连接部16将像素电极15和与其对应的信 号读取部17相互连接。连接部16由包埋在绝缘层12中的导电材料构成。图3是表示在图1所示的摄像器件中，在将MOS电路用作信号读取部17的情况下 的一种构造实例的图。图3中，将相同的附图标记分配给与图1中相同的构成部件。图3所示的信号读取部17包括浮动扩散FD (floating diffusion)，复位晶体管 17a，输出晶体管17b和选择晶体管17c。复位晶体管17a，输出晶体管17b和选择晶体管 17c分别由η-沟道MOS晶体管(以下，称作nMOS晶体管)构造。将浮动扩散FD电连接到像素电极15上。因而，浮动扩散FD的电势根据像素电极 15的电势而改变。在图3中所示的实例中，设置施加给对电极14的电压VPX，使得信号流 Isig在曝光期间在有机层13内从对电极14向像素电极15流动(换言之，在有机层13内 的光电转换层中产生的空穴被收集在像素电极15中)。因此，在曝光期间，通过使信号流 Isig流动通过像素电极15，像素电极15的电势增大。根据像素电极15的电势的增大，浮 动扩散FD的电势增大。复位晶体管17a用于将浮动扩散FD的电势复位为预定电势。复位晶体管17a具 有电连接到浮动扩散FD的漏极接线端和被供应电压VS的源极接线端。当施加给复位晶体 管17a的栅极接线端的复位脉冲RS达到高电平(level)时，复位晶体管17a开启，并且电 子从复位晶体管17a的源极注入到漏极。浮动扩散FD的电势由于电子而下降，并且将浮动 扩散FD的电势智复位为预定电势。将电压VS设置成低于电压VPX。因此，信号流Isig在 曝光期间从对电极14向像素电极15流动。在这样一种构造下，像素电极15的电势可以从 电压VS升高到电压VPX，因此，可以在此范围内读出信号。输出晶体管17b将浮动扩散FD的电势转换成电压信号并输出该电压信号。换言 之，输出晶体管17b输出与在像素电极15中收集的电荷对应的信号。输出晶体管17b具有 与浮动扩散FD电连接的栅极接线端和被供应源极电压Vdd的漏极接线端。此外，将输出晶 体管17b的源极接线端连接到选择晶体管17c的漏极接线端上。选择晶体管17c是用于选择性地将输出晶体管17b的输出信号输出至信号线17d。 选择晶体管17c具有连接到信号线17d上的源极接线端。当施加给选择晶体管17c的栅极 接线端上的选择脉冲RW变成高电平时，选择晶体管17c开启。因此，将由输出晶体管17b转换的电压信号输出给信号线17d。在这样一种电路构造下，信号读取部17可以将与在像素电极15中收集的电荷对 应的信号读到信号线17d中。在图3所示的电路中，可以进行构造的是复位晶体管17a，输出晶体管17b和选 择晶体管17c分别由ρ-沟道MOS晶体管构造，在电压VS和电压VPX之间的关系设置为“VPX < VS"的情况下，电子被收集在像素电极15中，并且由MOS电路读出对应于电子的量的信 号，所述MOS电路由pMOS晶体管构造。在这样一种构造下，像素电极15的电势可以从电压 VS下降至电压VPX，并且可以在此范围读出信号。返回参考图1，电势调节电极19是新设置的电极，例如，用于使得在以恒定的光量 进行摄像过程时在所有像素电极15中收集的电荷的量均勻。为了允许由所有像素电极15 收集的电荷的量均勻，可以空出在每个像素电极15的水平方向和垂直方向上的均勻距离， 以设置用于收集在位于有机层13内的光电转换层中产生的电荷的电极。如图2中所示，通 过使用位于最外侧上的以均勻间距布置在二维空间中的多个电极中的电极作为电势调节 电极19，可以满足上述条件。根据在图2中所示的构造，在水平方向和垂直方向上距离每个 像素电极15的四边恒定距离分隔的位置中，必须放置其它电极。因此，仅在包括像素电极 15的标准像素部Pl内的有机层13中产生的电荷才移动到每个像素电极15。因此，在所有 像素电极15中收集的电荷的量可以是均勻的。在其中包括电势调节电极19的周围像素部P2内的有机层13中产生的电荷和在 周围像素部P2的外侧上的有机层13中产生的电荷根据在对电极14和电势调节电极19之 间施加的电场而移动到电势调节电极19。然而，与移动到电势调节电极19的电荷对应的信 号被构造成没有被读出在摄像器件的外侧上。换言之，读出与在有机层13内的光电转换层 中产生的并且移动到电势调节电极19的电荷对应的信号的信号读取部被构造成没有连接 到电势调节电极19上。作为电势调节电极19的材料，可以使用任何导电材料。但是，通过使用与像素电 极15的材料相同的材料，可以与像素电极15同时地形成电势调节电极19，由此可以下降成 本。对于像素电极15，包括像素电极15的标准像素部Pl的四个边与其它的像素部接 触，因此，电荷不从标准像素部Pl外部的有机层13移动到像素电极15。但是，对于电势调 节电极19，包括电势调节电极19的周围像素部P2的四个边中的一个或两个边不与其它像 素部接触。因此，如图2中所示，电荷从在周围像素部P2外侧上的有机层13移动到电势调 节电极19。换言之，当通过使用此摄像器件以恒定的光量进行摄像过程时，移动到电势调节 电极19的电荷的量大于移动到像素电极15的电荷的量。因此，例如当以恒定的光量进行摄 像过程时，在由标准像素部Pl获得的信号电平(signal level)和由周围像素部P2获得的 信号电平之间存在差别。但是，此摄像器件被构造成不从周围像素部P2读取信号。因此， 信号电平的差别没有引起任何不利情况。另一方面，如上所述，当大量的电荷移动到电势调节电极19并且电势调节电极19 的电势显著升高或下降使得电势调节电极19的电势超过信号读取部17的输出范围(电压 VS至电压VPX的范围)时，电势的变化可能影响像素电极15的电势。当存在这样的影响时，从标准像素部Pl获得的信号存在变化。因此图像质量可能劣化。因而，根据此摄像器件，通过采用设置电势调节电极19调节电势，进一步改善了 图像质量。电势调节部18是根据每个电势调节电极19设置的，并且调节电势，使得相应电势 调节电极19的电势不超过输出范围。作为电势调节部18，可以使用任何可以防止电势调节 电极19的电势过分上升或下降的装置。在信号读取部17收集在像素电极15中的空穴并 且由nMOS晶体管构造的情况下，电势可以由电势调节部18调节，使得电势调节电极19的 电势不超过阈值。另一方面，在信号读取部17收集在像素电极15中的电子并且由pMOS晶 体管构造的情况下，电势可以由电势调节部18调节，使得电势调节电极19的电势不低于阈 值。后面将描述电势调节部18的一个具体实例。接着，将描述如上所述构造的摄像器件在进行摄像操作时的操作。当由摄像器件开始曝光并且将光入射到有机层13上时，在有机层13中产生与入 射光对应的电荷。在曝光期间，将电压VPX施加给对电极14。因此，根据在对电极14和像 素电极15之间施加的电场，在标准像素部Pl所包括的有机层13内产生的电荷(电子或空 穴)移动到标准像素部Pl所包括的像素电极15，以被收集在其中。然后，与在标准像素部 Pl的像素电极15中收集的电荷相应的信号由信号读取部17外部读出。通过处理由多个标 准像素部Pl获得的多个信号，可以产生具有像素的图像数据，该像素的数量与标准像素部 Pl的数量相同。另一方面，在周围像素部P2中，根据在对电极14和电势调节电极19之间施加的 电场，在包括在周围像素部P2中的有机层13内的光电转换层中产生的电荷(电子或空穴) 移动到电场调节电极19，以被收集在其中。如上所述，在放置在围像素部P2外侧上的有机 层13中产生的电荷也移动到电势调节电极19。因此，电势调节电极19的电势高于或低于 像素电极15的电势。但是，由电势调节部18将电势调节电极19的电势保持在预定范围内。 因此，像素电极15的电势变得稳定，并且其对图像质量的影响得到抑制。如上所述，根据此摄像器件，在将要从其中读出信号的每个像素电极15周围，将 另一个像素电极15和电势调节电极19中的至少一个设置成距离像素电极15预定间隙。因 此，例如，当进行以恒定的光量的摄像过程时，在像素电极15中收集的电荷的量几乎相同， 从而可以使从全部标准像素部Pl获得的信号均勻化。结果，与其中不包括电势调节电极19 的通常结构的情况相比，可以改善图像质量。此外，由于设置了用于调节被设置在所有像素电极15的外侧上的电势调节电极 19的电势的电势调节部18，可以限制在以恒定的光量进行摄像过程时，在曝光期间的电势 调节电极19的电势(即，在电势调节电极19中积累的电荷量)。因此，例如，在以恒定的光 量进行摄像过程时，可以使从所有标准像素部Pl获得的信号的电平均勻化。因此，可以实 现更高的图像质量。以下，将描述电势调节部18的一个具体实例。(第一实例)图4是表示图1所示的摄像器件的电势调节部18的第一构造实例的图。在图4 中，对于与图1中所示相同的构成部件，分配相同的附图标记。在此实例中，将连接用于供应电压VS的电源和电势调节电极19彼此连接的配线构造成电势调节部18。连接作为电势调节部18的配线到电势调节电极19上，并且将此配 线连接到图中未示出的极板(pad)上。此外，位于摄像器件外部的电源被构造成可连接到 极板上。将配线形成在绝缘层12内并且可以与在摄像器件中使用的其它配线同时形成。在这样一种构造下，当使用摄像器件时，在所有时间将电势调节电极19的电势固 定为电压VS。因此，即使在电势调节电极19中收集电荷的情况下，也防止了电势调节电极 19的电势超过信号读取部17的输出范围。可以抑制其对像素电极15的影响。在这样一种 构造下，由于使用其中将电势调节电极19直接连接到电源上的简单结构，因此可以以低成 本实现电势调节部19。(第二实例)图5是表示图1所示的摄像器件的电势调节部18的第二实例的图。在图5中，对 于与图1中所示相同的各个构成元件，分配相同的附图标记。在此实例中，将二极管连接的晶体管构造成电势调节部18。将此晶体管形成在基 板11上并且电连接到电势调节电极19上。此晶体管是具有连接在一起的栅极接线端和漏 极接线端的nMOS晶体管，并且防止电势调节电极19的电势上升到等于或高于(电压VS+ 晶体管的阈值Vth)。在这样一种构造下，将电势调节电极19的电势调节到不等于或高于阈值。因此， 即使在电势调节电极19中收集大量电荷的情况下，也防止了电势调节电极19的电势超过 信号读取部17的输出范围。因此，可以抑制其对像素电极15的影响。在作为信号读取部 17的像素电极15中收集电子并且使用pMOS晶体管的情况下，可以将连接到像素电极15的 二极管连接的PMOS晶体管用作电势调节部18。(第三实例)图6是表示图1所示的摄像器件的电势调节部18的第三实例的图。图6中，对于 与图1中所示相同的构成部件，分配相同的附图标记。此实例中，将电连接到每个电势调节电极19上的二极管构造成电势调节部18。例 如，此二极管是齐纳二极管(zener diode) 0将齐纳二极管形成在基板11上。齐纳二极管 防止电势调节电极19的电势升高到等于或高于(电压VS+ 二极管的击穿电压)。在这样一种构造下，调节电势调节电极19的电势，使其不等于或高于阈值。因此， 即使在电势调节电极19中收集大量电荷的情况下，也防止电势调节电极19的电势超过信 号读取部17的输出范围。因此，可以抑制其对像素电极15的影响。如上所述，电势调节部18可以采用各种手段实现。此外，在图2表示的实例中，在电势调节电极19之间存在间隙。可以使用这样的 间隙被消除的构造。换言之，可以将电势调节电极19构造成连续形成的一个电极(即，在 没有任何间隙的情况下形成)以围绕像素电极15。图7是表示图2所示的摄像器件的电势调节电极19的一个改进实例的图。在图7 所示的摄像器件中，在没有任何间隙的情况下形成电势调节电极19以围绕像素电极15的 周边。在图7所示的电势调节电极19的内边和像素电极15的外边之间的距离被构造成与 像素电极15的间隙A相同。通过采用如图7表示的构造，可以将电势调节部18的数量构造成最小化为1个。 因此，可以降低电势调节部18的数量。在位于电势调节电极19的下部的基板11中，产生宽的空间。因此，可以通过使用该空间形成电势调节部18，由此改善了设计的自由度。接着，将描述上面所述的像素电极15的间隙A的适宜值。在图1中所示的摄像器件中，如图8和9中所表示的，相邻像素电极15之间的间 隙被假定为a，像素电极15的宽度(在电极具有如图9中所示的正方形形状的情况下，其周 围边缘的一边的长度)被假定为d，像素电极15的布置间距被假定为p，并且有机层13的 厚度被假定为t。此外，在有机层13中的像素电极15上的电场被假定为E，并且像素电极 15之间的间隙中的电场被假定为E’。此外，有机层13中的电荷的迁移率被假定为U。于 是，电场E和E’可以以下面的等式表示。[数学表达式1]E = ^[数学表达式2] E'=+通常，通过使用在有机层13内的载流子的迁移率U，将在有机层13内的载流子的 移动所需要的时间τ表示为下面的等式。此处，1表示移动距离，并且E表示场强。[数学表达式3]
Iτ =——
uE因此，刚好在像素电极15上面的对电极14附近产生的载流子到达像素电极15所 需要的时间Tl由下面的等式确定。[数学表达式4]
t t2TX =——=-
uE u(V\ — V2)另一方面，在有机层13的最上表面上产生的电荷到达像素电极15所需要的时间 T2由下面的等式确定。[数学表达式5]T2= 4
~ u{V2-V\)为了防止产生延迟，Tl和T2中的任何一个需要短于一帧时间Τ。当基于“Τ1<Τ2” 满足关系“Τ2 < Τ”时，不产生延迟。在T = 33msec，V2-V1 = 10V，有机层 13 中的迁移率 u = lXl(T6cm2/V· sec 并且 t = 200nm的情况下，理论上，当满足关系“a < 10 μ m”时，不产生延迟。但是，根据本发明的发明人的研究，在实际的装置中，没有获得与上述理论相同的 结果，并且除非进一步降低间隙，否则仍产生延迟。引起这样的结果的因素之一被认为是不 能由上述等式表示的载流子在有机层13中的行为。因而，本发明的发明人进行了如下实验，以检查在改变构造的情况下延迟的产生程度。
图10是表示在将部花青用作形成有机层13的光电转换材料的情况下，延迟产生 率的曲线图。图11是表示在将部花青用作形成有机层13的光电转换材料并且改变像素电 极15之间的间隙的情况下，在1帧之后的延迟产生率的曲线图。图12是表示在将酞菁用作形成有机层13的光电转换材料的情况下，延迟产生率 的曲线图。图13是表示在将酞菁用作形成有机层13的光电转换材料并且改变像素电极15 之间的间隙的情况下，在1帧之后的延迟产生率的曲线图。图14是表示在将4H-吡喃用作构造有机层13的光电转换材料的情况下，延迟产 生率的曲线图。图15是表示在将4H-吡喃用作形成有机层13的光电转换材料并且改变像 素电极15之间的间隙的情况下，在1帧之后的延迟产生率的曲线图。在图10、12和14所示的曲线图中，垂直轴表示延迟相对于帧数的产生率 (Sig. %)，并且水平轴表示帧数。此处，将光源与0帧同步地关闭。此外，在图11、13和15 所示的曲线图中，垂直轴表示在1帧后的延迟的产生率(Sig. % )，并且水平轴表示间隙的 尺寸(μ m)。在图10中所示的摄像器件中，在将像素电极之间的间隙改变为5μπι，4μπι，3μπι 和2 μ m的同时，将延迟的产生程度相互比较。当将间隙设置为5μπι或4μπι时，在1至3 帧中识别到延迟的产生。另一方面，可以知道的是当将间隙设置为3 μ m或2 μ m时，延迟被 抑制到延迟在实际应用中不管帧数如何均不引起不利情况的水平。如图11所示，可以知道的是当将间隙设置为等于或小于3μπι时，可以将在1帧后 的延迟的产生抑制为接近零。在图12所示的摄像器件中，在将像素电极之间的间隙改变为6 μ m，4. 5 μ m，3 μ m 和1.5μπι的同时，将延迟的产生程度相互比较。当将间隙设置为6μπι或4. 5μπι时，在1 至4帧中识别到延迟的产生。另一方面，可以知道的是当将间隙设置为3 μ m或1. 5 μ m时， 延迟被抑制到延迟在实际应用中不管帧数如何均不引起不利情况的水平。如图13所示，可以知道的是当将间隙设置为等于或小于3μπι时，可以将在1帧后 的延迟的产生抑制为接近零。在图14所示的摄像器件中，在将像素电极之间的间隙改变为5.5μπι，4μπι，3μπι 和2. 5 μ m的同时，将延迟的产生程度进行相互比较。当将间隙设置为5.5μπι或4μπι时， 在l·至4帧中识别到延迟的产生。另一方面，当将间隙设置为3 μ m或2. 5 μ m时，可以知道 的是延迟被抑制到延迟在实际应用中不管帧数如何均不引起不利情况的水平。如图15所示，可以知道的是当将间隙设置为等于或小于3 μ m时，可以将在1帧后 的延迟的产生抑制为接近零。如上所述，在其中在有机层13中使用有机光电转换材料(部花青，酞菁，或4H-吡 喃)的构造中，可以知道的是当将像素电极之间的间隙设置为等于或小于3μπι时，可以 将延迟抑制到延迟在实际应用中不管光电转换材料如何均不引起不利情况的水平。另一方 面，可以知道的是当将间隙设置为等于或大于4μπι时，延迟显著地出现。接着，当改变像素电极15的面积和施加给对电极14的电压时，测量对于帧的延 迟。在此测量中，将部花青用作光电转换材料。图16是表示在改变像素电极15的电极面积的情况下，延迟产生率与帧数的相互 关系的曲线图。此处，在其中电极面积为5 μ mX5 μ m，10 μ mX 10 μ m和15μπιΧ15μπι的构造中，测量相互关系。此外，在测量中，将像素电极15之间的间隙设置为3 μ m,并且将施加 给对电极14的电压设置为IOV0结果，当像素电极15之间的间隙是3 μ m时，不管电极面积 如何，均抑制了对于每个帧数的延迟的产生。图17是表示在改变对电极14的电压的情况下，延迟产生率与帧数的相互关系的 曲线图。此处，在其中将对电极14的电压(V2)设置为5V，7V和IOV的构造中，测量相互关 系。此外，在测量中，将像素电极15之间的间隙设置为3 μ m，并且像素电极15的电极面积 为10 μ mX 10 μ m。结果，当像素电极15之间的间隙是3 μ m时，不管对电极14的电压如何， 均抑制了对于每个帧数的延迟的产生。通过测量证实，在将有机光电转换材料被用于形成图1或2所示的摄像器件的有 机层13的情况下，可以知道的是，像素电极15之间的间隙对延迟有影响而不取决于像素电 极15的电极面积或对电极14的电压。换言之，通过构造像素电极15之间的间隙等于或小 于3μπι，可以抑制延迟的产生而与像素电极15的电极面积或对电极14的电压无关。以下，将描述根据本发明一个示例性实施方案的堆叠型摄像器件的一个优选构造 实例。图18是堆叠型固态摄像装置的示意性横截面视图。图18中所示的固态摄像装置100包括基板101，绝缘层102，连接电极103，像素 电极104，连接部105，连接部106，有机层107，对电极108，缓冲层109，密封层110，滤色器 111，间隔壁112，光屏蔽层113，保护层114，对电极电压供应部115和读取电路116。基板101是玻璃基板或由硅等形成的半导体基板。在基板101上，形成绝缘层102。 此外，在绝缘层102的表面上，形成多个像素电极104和多个连接电极103。将有机层107构造成至少包括光电转换层。光电转换层根据接收的光产生电荷。 将有机层107设置在多个像素电极104上以覆盖像素电极104。有机层107在像素电极104 上具有恒定的膜厚度。但是，可以改变在除了像素部(除了有效像素区域)之外的部分中 的有机层107的膜厚度。后面将详细描述有机层107。此外，有机层107不限于被构造为由 仅由有机材料形成的层，而可以被构造成包括由有机材料形成的层的一部分。对电极108是面对像素电极104的电极并且被设置在有机层107上以覆盖有机层 107。为了允许光入射到有机层107上，对电极108由对入射光透明的导电材料构成。将对 电极108形成到设置在有机层107的外侧上的连接电极103的上面上，以被电连接到连接 电极103上。将连接部106包埋在绝缘层102中，并且是用于将连接电极103和对电极电压供 应部115相互电连接的插塞。对电极电压供应部115形成在基板101中并且将预定电压通 过连接部106和连接电极103施加给对电极108。在施加给对电极108的电压高于固态摄 像装置100的电源电压的情况下，预定电压通过采用增压电路如充电泵(charge pump)提 高电源电压来供应。像素电极104是用于收集在像素电极104和面对像素电极104的对电极108之间 设置的有机层107中产生的电荷的电荷收集电极。将读取电路116根据多个像素电极104 中的每一个而设置在基板101上并且读出与在相应的像素电极104中收集的电荷对应的信 号。读取电路116例如由(XD，MOS电路，TFT电路等构造。读取电路116由设置在绝缘层 102内的图中未示出的光屏蔽层屏蔽。后面将详细描述像素电极104和读取电路116。
将缓冲层109形成在对电极108上以覆盖对电极108。将密封层110形成在缓冲 层109上以覆盖缓冲层109。将滤色器111形成在密封层110上的面对像素电极104的位 置上。将间隔壁112设置在滤色器111之间并且用于改善滤色器111的光透射效率。将光 屏蔽层113形成在密封层110上的除其中设置滤色器111和间隔壁112的区域之外的区域 中，并且防止光入射到形成在除有效像素区域之外的区域中的有机层107上。将保护层114 形成在滤色器111、间隔壁112和光屏蔽层113上，并且保护整个固态摄像装置。后面将详 细描述缓冲层109、密封层110、滤色器111、间隔壁112、光屏蔽层113和保护层114。此外，在图18中表示的实例中，形成像素电极104和连接电极103以将其包埋于 绝缘层102的表面部分中。但是，可以将像素电极104和连接电极103形成在绝缘层102 上。此外，设置多个组，每个组由连接电极103，连接部106和对电极电压供应部115构造。 但是，可以只设置其中一组。类似于在图18中表示的实例，通过将电压从对电极108的两 个端部供应给对电极108，可以抑制对电极108的电压下降。考虑到器件的芯片面积，可以 适宜地增加或减少组的数量。固态摄像装置100包括多个像素部。将多个像素部布置在二维空间中，所述二维 空间处于其中基板101从光的入射侧看在平面图中的状态。像素部至少包括像素电极 104，有机层107，面对像素电极104的对电极108，密封层110，滤色器111和读取电路116。接着，将描述周围电路的一个构造实例。上述读取电路116优选采用用于普通图 像传感器用的CCD或CMOS电路。此外，出于噪声和速度的考虑，优选采用CMOS电路。在周 围电路的构造实例中，下面所述的是其中将CMOS电路用作读取电路116的一个构造实例图19是表示包括图1所示的固态成像装置的周围电路的整个构造的一个实例的 图。如图19中所示，除了图18中表示的构造之外，固态摄像装置100还包括垂直驱动器 121，定时脉冲发生器(timing gererator) 122，信号处理电路123，水平驱动器124，LVDS 125，连续转换单元126和极板127。图19中所示的像素区域对应于图18中所示的第一区域。像素区域内的每个方框 表示读取电路116。作为固态摄像装置的周围电路，可以采用与普通CMOS图像传感器中使 用的周围电路几乎相同的周围电路。此固态摄像装置与普通CMOS图像传感器的周围电路 的构造的不同，因为增加了对电极电压供应部115。极板127是用于从其外部输入/输出到其外部的界面。定时脉冲发生器122还通 过供应用于驱动固态摄像装置的定时脉冲(timing)来控制读取如稀疏(thinned)读取或 部分读取。将信号处理电路123根据每列的读取电路116设置。信号处理电路123对于从 相应列输出的信号进行相关性复式取样(CDS)并且将处理过的信号转换成数字信号。由信 号处理电路123处理过的信号被贮存在为每列设置的存贮器中。垂直驱动器(divider) 121 对从读取电路116读取信号等进行控制。水平驱动器124顺序地控制对应于一行的信号的 读出，所述的信号被贮存在信号处理电路123的存贮器中，并且水平驱动器124顺序地控制 读出信号到LVDS 125的输出。LVDS 125根据LVDS(低电压微分信令)传送数据信号。连 续转换单元126将输入的平行数据信号转换成连续的信号并输出该连续的信号。可以省略连续转换单元126。此外，可以被构造为由信号处理电路123只进行相 关性复式采样工艺，并且设置AD转换电路以代替LVDS125。此外，可以被构造为由信号处 理电路123只进行相关性复式采样工艺，并且省略LVDS 125和连续转换单元126。在这样的情况下，优选的是将AD转换电路设置在其中形成固态摄像装置的芯片的外部。此外，可 以将信号处理电路123，LVDS 125和连续转换单元126设置在与像素区域相邻的区域的一 侧和另一侧中的每一侧上。在这样的情况下，可以被构造为，读取电路116的列的一半(例 如，奇数列)由设置在与像素区域相邻的区域的一侧上的信号处理电路123处理，并且余下 的一半(例如，偶数列)由设置在与像素区域相邻的区域的另一侧上的信号处理电路123 处理。接着，将详细描述有机层107，像素电极104，对电极108，缓冲层109，密封层110， 滤色器111，间隔壁112，光屏蔽层113，保护层114和读取电路116。〈有机层〉图20是显示有机层的构造的一个实例的横截面。如图20中所示，有机层包括光 电转换层12’和电荷阻挡层15’。电荷阻挡层15’具有抑制暗电流的功能。电荷阻挡层15’由第一阻挡层16’和第 二阻挡层18’构造。通过如上所述将电荷阻挡层15’构造为多个层，在第一阻挡层16’和 第二阻挡层18’之间形成边界。因此，在层中有中间电平(level)的不连续性。因此，电荷 载流子变得难以移动通过中间电平，由此可以抑制暗电流。此外，如在后面所述的另一种构 造实例中，可以将电荷阻挡层15’构造为单层。光电转换层12’包括ρ-型有机半导体和η-型有机半导体。通过结合ρ_型有机 半导体和η-型有机半导体而形成供体_受体边界，可以提高激发子解离效率。因此，具有 通过结合P-型有机半导体和η-型有机半导体而获得的构造的光电转换层12’显示出高的 光电转换效率。特别是，在通过混合P-型有机半导体和η-型有机半导体而获得的光电转 换层12’中，结合边界增大，并且改善了光电转换效率，这是有利的。ρ-型有机半导体(化合物)是供体-型有机半导体并且主要由空穴输送有机半导 体表示。P-型有机半导体是指具有容易供给电子的性质的有机化合物。详细描述地，当两 种有机化合物接触时，P-型有机半导体表示两种有机化合物中具有较低电离电位的一种。 因此，可以使用任何供体-型有机化合物，只要它具有供电性质即可。例如，作为供体-型 有机化合物，可以使用三芳基胺化合物，联苯胺化合物，吡唑啉化合物，苯乙烯基胺化合物， 腙化合物，三苯基甲烷化合物，咔唑化合物，聚硅烷化合物，噻吩化合物，酞菁化合物，花青 化合物，部花青化合物，氧杂菁(oxonol)化合物，聚胺化合物，吲哚化合物，吡咯化合物，吡 唑化合物，聚亚芳基化合物，稠合芳族碳环化合物(如萘衍生物，蒽衍生物，菲衍生物，并四 苯衍生物，芘衍生物，茈衍生物，或荧蒽衍生物)和含有含氮杂环化合物作为配体的金属配 合物等。此外，P-型有机半导体不限于此。因而，如上所述，可以将电离电位比用作η-型 (受体型)化合物的有机化合物的电离电位低的有机化合物用作供体_型有机半导体。η-型有机半导体(化合物)是受体-型有机半导体并且主要由电子输送有机化合 物表示。η-型有机半导体表示具有容易接受电子的性质的有机化合物。详细描述地，当两种 有机化合物接触时，η-型有机半导体表示两种有机化合物中具有较高电子亲合势的有机化 合物。因此，可以使用任何受体-型有机化合物，只要它具有电子接受性质即可。例如，作为 受体_型有机化合物，可以使用稠合芳族碳环化合物(如萘衍生物，蒽衍生物，菲衍生物，并 四苯衍生物，芘衍生物，茈衍生物，或荧蒽衍生物)；含氮原子、氧原子或硫原子的5-7元杂 环化合物(如吡啶，吡嗪，嘧啶，哒嗪，三嗪，喹啉，喹喔啉，喹唑啉，2，3- 二氮杂萘，噌啉，异喹啉，蝶啶，吖啶，吩嗪，菲咯啉，四唑，吡唑，咪唑，噻唑J恶唑，吲唑，苯并咪唑，苯并三唑，苯 并P恶唑，苯并噻唑，咔唑，嘌呤，三唑并哒嗪，三唑并嘧啶，四氮杂茚(tetrazaindene)，P恶二 唑，咪唑并吡啶，pyraridine,吡咯并吡啶，噻二唑并吡啶，二苯并氮杂萆(dibenzazepine) 或三苯并氮杂萆(tribenzazepine))；聚亚芳基化合物；芴化合物；环戊二烯化合物；甲硅 烷基化合物；含有含氮杂环化合物作为配体的金属配合物等。受体-型有机化合物不限于 此。因而，如上所述，可以将电子亲合势比用作P-型(供体-型)化合物的有机化合物的 电子亲合势高的任何有机化合物用作受体_型有机半导体。此外，可以将任何有机染料用作ρ-型有机半导体或η-型有机半导体。优选 地，有机染料包括花青染料；苯乙烯基染料；半花青(hemicyanine)染料；部花青染料 (包括零_次甲基部花青(单部花青))；三核部花青染料；四核部花青染料；若丹花青 (rhodacyanine)染料；配合物花青染料；配合物部花青染料；变极(allopolar)染料；氧 杂菁染料；半氧杂菁(hemioxonol)染料；方锵(squarium)染料；克酮酸错(croconium) 染料；氮杂次甲基染料；香豆素染料；亚烯丙基染料；蒽醌染料；三苯基甲烷染料；偶氮染 料；偶氮次甲基染料；螺环化合物；金属茂染料；芴酮染料；俘精酸酐染料；茈染料；周酮 (perynon)染料；吩嗪染料；吩噻嗪染料；醌染料；二苯基甲烷染料；聚烯烃染料；吖啶染 料；吖啶酮染料；二苯基胺染料；喹吖啶酮染料；喹诺酞酮(quinophthalone)染料；吩卩恶嗪 染料；酞菁茈(phthaloperylene)染料；二酮吡咯并吡咯(diketone pyrollo pyrole)染 料；卟啉染料；丙烯染料，二卩恶烷染料，叶绿素染料；酞菁染料；金属配合物染料；和稠合芳 族碳环化合物(如萘衍生物，蒽衍生物，菲衍生物，并四苯衍生物，芘衍生物，茈衍生物，或 荧蒽衍生物)。作为η-型有机半导体，可以优选使用具有优良电子输送性质的富勒烯 (fullerene)或富勒烯衍生物。富勒烯表示富勒烯类C60，C70，C76，C78，C80，C82，C84，C90， C96，C240和C540，混合的富勒烯和富勒烯纳米管。此外，富勒烯衍生物表示通过将取代基 加入其中而获得的化合物。富勒烯衍生物的取代基优选是烷基，芳基，或杂环基。烷基更优选是碳数为1至12 的烷基。芳基和杂环基优选是苯环，萘环，蒽环，菲环，芴环，苯并[9，10]菲环，并四苯环，联 苯环，吡咯环，呋喃环，噻吩环，咪唑环，卩恶唑环，噻唑环，吡啶环，吡嗪环，嘧啶环，哒嗪环，中 氮茚环，吲哚环，苯并呋喃环，苯并噻吩环，异苯并呋喃环，苯并咪唑环，咪唑并吡啶环，喹嗪 环，喹啉环，2，3-二氮杂萘环，1，5-二氮杂萘环，喹喔啉环，喹卩恶啉(quinoxazoline)环，异 喹啉环，咔唑环，菲啶环，吖啶环，菲咯啉环，噻蒽环，苯并吡喃环，咕吨环，吩卩恶嗪环，吩噻嗪 环和吩嗪环。更优选地，使用苯环，萘环，蒽环，菲环，吡啶环，咪唑环，U恶唑环或噻唑环。此 外，再更优选地，使用苯环，萘环或吡啶环。这些材料可以具有另外的取代基，并且取代基可 以尽可能多地结合以形成环。此外，这些材料可以具有多个取代基，并且多个取代基可以相 互相同或不同。而且，多个取代基可以尽可能多地结合以形成环。由于光电转换层12’含有富勒烯或富勒烯衍生物，因此可以将在光电转换过程中 产生的电子以迅速的方式通过富勒烯分子或富勒烯衍生物分子输送给像素电极104或对 电极108。当富勒烯分子或富勒烯衍生物分子处于连接的状态以形成电子路径时，改善了电 子输送性能。因此，可以实现光电转换器件的高速响应。因此，优选的是富勒烯或富勒烯衍生物在光电转换层12’中的含量为40%以上。当富勒烯或富勒烯衍生物含得太多时，减少 了 P-型有机半导体，因此，减少了结合边界。因此，激发子的解离效率降低。再更优选的是将在日本专利4213832等中所述的三芳基胺化合物与光电转换层 12’中的富勒烯或富勒烯衍生物混合在一起用作ρ-型有机半导体，可以实现光电转换器件 的高SN比率。当光电转换层12’中的富勒烯或富勒烯衍生物的比率太高时，减少三芳基胺 化合物。因此，入射光的吸收量降低。因此，光电转换效率降低。因而，优选的是富勒烯或 富勒烯衍生物在光电转换层12’中的含量等于或低于85%。作为第一阻挡层16’和第二阻挡层18的材料，可以使用供电子有机材料。详细描 述地，作为低分子材料，可以使用芳族二胺化合物如N，N'-双(3-甲基苯基)-(1，1’ -联 苯)_4，4' 二胺(TPD)或4，4’ -双[N-(萘基)-N-苯基胺]联苯(α-NPD)，卟吩化合物 如P恶唑，卩恶二唑，三唑，咪唑，咪唑酮，均二苯代乙烯衍生物，吡唑啉酮衍生物，四氢咪唑，聚 芳基烷烃，丁二烯，4，4'，4〃 -三(Ν-(3-甲基苯基)N-苯基氨基)三苯基胺(m-MTDATA)， 卟啉化合物如卟吩，四苯基卟吩铜，酞菁，铜酞菁和钛酞菁氧化物，四唑衍生物，卩恶二唑衍生 物，咪唑衍生物，聚芳基烷烃衍生物，吡唑啉衍生物，吡唑啉酮衍生物，苯二胺衍生物，苯胺 (anilamine)衍生物，氨基取代的查耳酮衍生物，卩恶唑衍生物，苯乙烯基-蒽衍生物，芴酮衍 生物，腙衍生物，硅氮烷衍生物等。作为聚合物材料，可以使用聚合物如亚苯基亚乙烯基， 芴，咔唑，吲哚，芘，吡略，甲基吡啶(picolin)，噻吩，乙炔和联乙炔，或其衍生物。可以使用 任何具有足够空穴输送性能的化合物，即使其不是供电子化合物。作为电荷阻挡层15’，可以使用无机材料。通常，无机材料的介电常数高于有机材 料的介电常数。因而，当将无机材料用于电荷阻挡层15’中时，将高电压施加给光电转换层 12’，因此，可以提高光电转换效率。作为形成电荷阻挡层15’的材料，有氧化钙，氧化铬， 氧化铬铁，氧化锰，氧化钴，氧化镍，氧化铜(cooper)，氧化铁镓，氧化铁锶，氧化铌，氧化钼， 氧化铁铟，氧化银铟，氧化铱等。在由多个层构造的电荷阻挡层15’中，优选的是多个层中与光电转换层12’相邻 的层是由与在光电转换层12’中包括的ρ-型有机半导体的材料相同的材料形成的层。在 这样的情况下，通过将相同的P-型有机半导体用于电荷阻挡层15’，抑制了在与光电转换 层12’相邻的层的边界中中间电平的产生。因此，可以进一步抑制暗电流。在电荷阻挡层15’被构造成单层的情况下，该层可以是由无机层形成的层。另一 方面，在电荷阻挡层15’被构造成多个层的情况下，一层、两层或更多层可以是由无机材料 形成的层。图21是显示在图20中所示的光电转换器件的能带的图。在图21中，从左侧顺序 地，表示像素电极104，光电转换层12’，第一阻挡层16’，第二阻挡层18’和对电极108的能 级。此外，对于类似于此构造的，在图中未示出，以倒序的像素电极104，第二阻挡层18’，第 一阻挡层16’，光电转换层12’和对电极108堆叠的构造，可以采用下面的描述。此处，光电转换层12’中包括的η-型有机半导体的电子亲合势Ea和与光电转换层 12’相邻的第一阻挡层16’的电离电位Ip之间的差值被假定为Δ1。此外，第二阻挡层18’ 的电子亲合势Ea和与第二阻挡层18相邻的对电极108的功函之间的差值被假定为Δ2。 在如上所述颠倒堆叠的、构造(图中未示出)中，第二阻挡层18’的电子亲合势和与第二阻 挡层18’相邻的像素电极104的功函之间的差值被假定为Δ 2。
图20和21中所示的光电转换器件通过被构造以满足下面的条件(a)，从而可以抑 制暗电流的增加。此外，通过构造光电转换器件以除满足条件(a)之外，还满足条件(b)和 (c)，可以进一步抑制暗电流的增加。(a)与光电转换层12’相邻的第一阻挡层16’的电离电位Ip与n_型有机半导体 的电子亲合势Ea之间的差值Δ 1等于或大于IeV;(b)包括第一阻挡层16’和第二阻挡层18’的电荷阻挡层15’的总厚度等于或大 于20nm ；和(c)与光电转换层12’相邻的第一阻挡层16’的膜厚度等于或大于lOnm。图22是表示不同于所述有机层的一个构造实例的横截面视图。图23是表示图22 中所示的光电转换器件的能带的图。在图22所示的光电转换器件中，电荷阻挡层被构造为 单层。此外，对于类似于此构造的，在图中未示出，以倒序的像素电极104、电荷阻挡层15’、 光电转换层12’和对电极108堆叠的构造，可以采用下面的描述。在电荷阻挡层15’被构造为单层的情况下，在光电转换层12’中包含的η-型有机 半导体的电子亲合势Ea和电荷阻挡层15’的电离电位Ip之间的差值被假定为Δ1。此外， 电荷阻挡层15’的电子亲合势Ea和对电极108的功函之间的差值被假定为Δ2。另一方 面，在如上所述颠倒堆叠的图中未示出的构造中，电荷阻挡层15’的电子亲合势和像素电极 104的功函之间的差值被假定为Δ2。图22和23中所示的光电转换器件通过被构造以满足下面的条件(a)，从而可以抑 制暗电流的增加。此外，通过构造光电转换器件以除满足条件(a)之外，还满足条件(b)，可 以进一步抑制暗电流的增加。(a)电荷阻挡层15’的电离电位Ip和η-型有机半导体的电子亲合势Ea之间的差 值Δ1等于或大于leV，(b)被构造成单层的电荷阻挡层15’的膜厚度等于或大于20nm，换言之，根据图20和22中所示的有机层的构造，暗电流的增加可以通过将电荷阻 挡层15’构造为单层或多层并且满足下面的条件而得到抑制。(a)电荷阻挡层15’(在电荷阻挡层15’被构造为多个层的情况下，与光电转换层 12’相邻的层)的电离电位Ip和η-型有机半导体的电子亲合势Ea之间的差值(Δ1)等于 或大于leV，(b)电荷阻挡层15’的总膜厚度等于或大于20nm，(c)在电荷阻挡层15’被构造为多个层的情况下，在多个层中与光电转换层12’相 相邻的层的厚度等于或大于lOnm。在图20和22所示的光电转换器件中，为了通过将电子从对电极108或像素电极 104注入到光电转换层12’而防止暗电流的增加，优选Δ2等于或大于1.3eV。当将电压施加给具有上述构造的光电转换器件的有机层107时，有利的是改善 了光电转换效率。施加的电压基于施加给有机层107的场强确定。施加给有机层107的 电场优选等于或高于IXlO3V^nr1tj此外，施加给有机层107的电场更优选等于或高于 IXlO5V · πΓ1，并且再更优选等于或高于IXlO7V · πΓ1。此外，由于电场变为高电场，因此光 电转换器件的暗电流增加，并且需要的施加电压增加。因此，包括对电极电压供应部115的 电路的设计和制造变得复杂。因而，需要适宜地确定施加电压，以实现改善光电转换器件的SN比率和固态摄像装置的减小。〈像素电极〉像素电极104收集设置在像素电极上的包括光电转换层的有机层107中产生的电 子或空穴的电荷。在每个像素电极中收集的电荷通过相应像素的读取电路116产生信号， 并且基于由多个像素获得的信号合成图像。当与像素电极的膜厚度对应的水平差在像素电极104的端部中陡峭，在像素电极 的表面上具有显著的不均勻性，或灰尘(粒子)附着到像素电极上时，设置在像素电极上的 有机层107变得薄于需要的膜厚度或在其中产生裂纹。在将对电极108以这样的状态形成 在有机层上时，由于像素电极和对电极之间的接触或电场在缺陷部分中的集中而发生像素 缺陷如暗电流的增加或短路的出现。而且，由本发明的发明人的检查发现这样的缺陷劣化 了像素电极和有机层之间的接触以及光电转换器件的耐热性，由此降低了固态摄像装置的 可靠性。为了通过防止这样的缺陷而改善固态摄像装置的可靠性，像素电极104的表面粗 糙度Ra优选等于或小于0. 5nm。随着像素电极的表面粗糙度Ra降低，表面的不均勻性降 低，因此改善了表面的平坦度。此外，为了消除位于像素电极上的粒子，优选在形成有机层 107之前，通过在半导体制造工艺中使用的普通技术清洁基板。接着，将描述用于防止这样的缺陷的像素电极端部的构造。图24是表示像素电极 的横截面的示意图。将像素电极104经由绝缘层102设置在基板101上。在这样一种构造 中，将电荷阻挡层15’堆叠在绝缘层102上以覆盖像素电极104。优选的是将倾斜面104’设置在像素电极104的端部上。更优选的是，在将倾斜面 104a相对于基板101的表面(包括绝缘层102)倾斜角度A的情况下，A等于或小于50°。 通过在像素电极中设置倾斜面，减少了有机层中的缺陷，并且改善了像素电极和有机层之 间的粘附性。〈像素电极的完全平坦化〉为了完全消除在像素电极的端部中的水平差，将像素电极的表面和在像素电极之 间的绝缘层的表面构造为同一表面。换言之，优选构造像素电极，以将其完全平坦化。以下， 将描述用于完全平坦化像素电极的构造及其制造方法。用于完全平坦化像素电极的构造，出于其可靠性和制造成本的观点，优选通过使 用在普通半导体制造工艺如标准CMOS图像传感器工艺中使用的多层配线技术形成。作为 制造具有完全平坦化构造的像素电极的方法，有两种方法，包括凹槽分离(沟槽隔离)方法 和镶嵌方法。考虑到根据有机光电转换材料确定的像素电极的材料和制造成本，适当地选 择这些制造方法。<凹槽分离方法>将参考图25至28描述通过使用凹槽分离方法形成像素电极的过程。如图25中 所示，通过进行普通半导体制造工艺，经由夹层绝缘膜在读取电路的多层配线上形成金属 层，该金属层变为像素电极104。刚好在金属层的下面的在其中形成像素电极、对电极连接 极板、结合极板等的区域中，预先形成转接插塞(via plug)(连接部分)105，所述的转接插 塞(连接部分)105将在更下层上形成的多层配线和金属层相互连接。出于可靠性和制造 成本的观点，优选的是金属层被形成具有与读取电路的多层配线的结构相同的结构。例如，对于使用铝(Al)配线的多层配线工艺，金属层优选被形成具有阻挡金属层104a(TiN)，配 线层104b (Al)和阻挡金属层104c (TiN)的三层构造。作为用于形成像素电极104的过程，首先，如图26中表示的，在其中预先形成多层 配线的绝缘层102上，将阻挡金属层104c，配线层104b和阻挡金属层104a以此顺序堆叠。然后，如图27中表示的，设置在除其中形成了像素电极104、对电极连接极板、结 合极板等的区域之外的区域中的金属层被消除，并且通过通常用作普通多层配线技术的光 刻工艺和干法蚀刻工艺，在像素电极104周围形成与金属层的厚度对应的凹槽(沟槽)。随后，如图28中所示，通过多层配线工艺在以像素电极的形状图案化的金属层上 形成绝缘层。由于通常在CMOS图像传感器工艺等中使用绝缘层，因此优选的是，出于可靠 性和制造成本的观点，使用用于下层多层配线的夹层绝缘膜的材料以形成膜。例如，通常使 用二氧化硅、氮化硅、氧氮化硅或其层压膜。在以像素电极的形状图案化的金属层上形成夹层绝缘膜之后，通过使用化学机械 抛光(CMP)方法或回蚀刻(etch back)方法，进行表面平坦化。由于通常在CMOS图像传感 器工艺等中使用夹层绝缘层，因此优选的是，出于可靠性和制造成本的观点，采用用于下层 多层配线的CMP条件。在形成多层配线的情况下，通常，完成抛光工艺以允许夹层绝缘膜具 有预定厚度。但是，此处，继续抛光工艺，直到露出以像素电极104的形状图案化的金属层 的表面。对于构成在金属层表面上形成的阻挡金属层104a的TiN的抛光速度低于对于位 于其周边的夹层绝缘膜的抛光速度。因此，阻挡金属层104a变为抛光停止器(polishing stopper)，并且在完成CMP工艺时的时间点，可以形成完全平坦化的电极，其中像素电极的 表面和像素电极之间的沟槽(绝缘层)的表面在同一平面上。此外，通过适宜地继续CMP 工艺至即使露出材料TiN的表面时也不能对沟槽的表面进行凹陷变形(dishing)的程度， 抛光TiN的表面。因此，可以获得显著平坦化的像素电极104，这是有利的。<镶嵌方法>将参考图29至33描述通过使用镶嵌方法形成像素电极的过程。图29表示通过使用镶嵌方法形成的像素电极104的构造。像素电极104由构成转接插塞的材料如钨(W)形成，并且像素电极104的表面和 绝缘层102的表面在同一平面上。作为用于形成像素电极104的过程，首先，如图30中表示的，在读取电路的多层配 线上，形成在制造工艺中使用的夹层绝缘膜，并且将其表面通过CMP工艺等抛光而平坦化。如图31中表示的是，在形成像素电极104、对电极连接极板、结合极板等的每个区 域中，通过在多层配线工艺中使用的光刻工艺和干法蚀刻工艺，将转接孔(via hole)hl形 成为敞开的，所述转接孔hi被用于形成转接插塞，所述的转接插塞将像素电极104、对电 极连接极板、结合极板等连接到多层配线上。此处，在使用双镶嵌方法的情况下，将夹层绝 缘膜蚀刻一定的深度，该深度是由夹层绝缘膜的厚度减去像素电极104的厚度而获得的深 度。由于设置了蚀刻停止器，因此通过形成具有多层构造的夹层绝缘膜，可以抑制蚀刻工艺 的变化，这是有利的，在所述多层构造中，将具有不同蚀刻速度的材料设置在通过由夹层绝 缘膜的厚度减去像素电极104的厚度而获得的深度处。随后，如图32中所表示的，在形成转接孔hi时，另外，根据像素电极104、对电极极 板和结合极板的形状，通过光刻工艺和干法蚀刻工艺形成开口 h2。当蚀刻对应于像素电极104厚度的部分时，预先形成的转接孔hi通过刚好位于转接孔hi下面的多层配线。优选的是出于可靠性和制造成本的观点，与下层的多层配线中使用的转接插塞的 材料相同的材料被允许在转接孔hi中生长。作为这样的材料，通常，通过使用化学气相沉 积(CVD)方法形成钼(Mo)或钨W。在用转接插塞的材料形成膜之前，通过使用溅射方法或 CVD方法在转接孔hi和开口 h2的外周面上预先将作为阻挡金属的TiN等形成为膜。如图 33中所表示的，在用转接插塞的材料通过将夹层绝缘膜涂覆在表面上而形成膜之后，通过 使用CMP方法和回蚀刻方法，将表面平坦化。由于夹层绝缘膜变为停止器，当露出夹层绝缘 膜的表面时，转接插塞的材料变为像素电极104。因此，像素电极104的表面和绝缘层102 的表面在同一平面上，由此形成完全平坦化的电极。如上所述，完全平坦化的电极消除了像素电极的表面和夹层绝缘层的表面之间的 水平差，由此在其中堆叠有机层的固态摄像装置的构造中，防止了作为缺陷的暗电流增加 和短路的发生。此外，由于将多层配线的标准材料用于像素电极104，因此像素电极104还 起着屏蔽朝向读取电路的杂散光的光屏蔽层的作用。此外，由于像素电极104将入射光反 射到有机层侧，因此可以有效地使用入射光。〈对电极〉对电极108通过将包括光电转换层的有机层107与像素电极104 —起插入而将电 场施加给有机层107并且收集电荷，该电荷具有与来自光电转换层中产生的电荷且在像素 电极104中收集的信号电荷相反的极性。对于每个像素，这样具有相反极性的电荷的收集 不需要分开地进行。因此，可以将对电极108构造成被多个像素所共用。因而，有时，对电 极108被称作共用电极。对电极108允许光入射到包括光电转换层的有机层107上。因此，优选将对电极 108形成为透明导电膜。例如，作为对电极108的材料，有金属，金属氧化物，金属氮化物， 金属硼化物，有机导电化合物及其混合物。作为对电极108的材料的具体实例，有导电金 属氧化物如氧化锡，氧化锌，氧化铟，氧化锡铟(ITO)，氧化锌铟(IZO)，氧化钨铟(IWO)和氧 化钛；金属氮化物如TiN ；金属如金(Au)，钼(Pt)，银(Ag)，铬(Cr)，镍(Ni)和铝(Al)；这样 的金属和这样的导电金属氧化物的混合物或堆叠物(stack)；有机导电化合物如聚苯胺， 聚噻吩和聚吡咯，和这样的有机导电化合物和ITO的堆叠物；等。作为透明导电膜的材料， 可以优选使用下列材料中的任何一种材料ΙΤ0，ΙΖ0，氧化锡，锑掺杂的氧化锡(ATO)，氟掺 杂的氧化锡(FTO)，氧化锌，锑掺杂的氧化锌(AZO)和镓掺杂的氧化锌(GZO)。在读取电路116是CMOS类型的情况下，对电极108的薄膜电阻优选等于或低于 10ΚΩ/ □，并且更优选等于或低于IkQ。另一方面，在读取电路116是C⑶类型的情况下， 对电极108的薄膜电阻优选等于或低于IK Ω / □，并且更优选等于或小于0. 1ΚΩ / 口。<密封层>作为密封层，要求下列条件。第一，在堆叠型固态摄像装置的每种制造工艺中，密封层通过屏蔽使溶液、等离子 体等中包括的光电转换材料劣化的因素的渗透来保护光电转换层。第二，在制备堆叠型固态摄像装置之后，密封层通过屏蔽使光电转换材料劣化的 因素如水分子而在保存或使用的长时间内防止光电转换层劣化。第三，在形成密封层时，密封层不使预先形成的光电转换层劣化。第四，由于入射光通过密封层到达光电转换层，因此需要密封层对于由光电转换层检测的波长的光是透明 的。可以将密封层构造为由单一材料形成的薄膜。但是，通过构造密封层以具有多层 构造并且将不同的功能分配给所述的层，可以预期诸如减轻施加给整个密封层的应力、抑 制由于制造工艺等的变动而带来的缺陷如裂纹和针孔的产生以及材料开发的容易优化之 类的优点。例如，可以将密封层形成具有两层构造，其中，在实现屏蔽劣化因素如水分子的 渗入的原始目的的层上，堆叠具有由该层不能容易地实现的功能的“密封辅助层”。可以将 密封层构造成具有三层以上的构造。但是，考虑到制造成本，层的数量优选需要尽可能地 小。<根据原子层沉积方法形成密封层>有机光电转换材料具有由于劣化因素如水分子而显著劣化的性能。因此，整个光 电转换层需要被致密的陶瓷如金属氧化物，金属氮化物或金属氮氧化物(metal nitride oxide)或金刚石样碳(DLC)涂覆并且密封以不允许水分子渗透其中。通常，作为密封层，通 过使用各种真空膜形成技术形成氧化铝，氧化硅，氮化硅，或氮氧化硅，或其堆叠构造，其与 有机聚合物的堆叠构造等。此外，在这些普通密封层中，由于由基板表面上的结构体、基板 表面的微小缺陷、附着到基板表面上的粒子等形成的水平差，薄膜不能容易地生长(水平 差成为阴影(shade))，因此，与平坦部分相比，密封层的膜厚度显著降低。因此，水平差的部 分成为劣化因素渗透的路径。为了用密封层完全涂覆水平差，整个密封层需要是厚的，这通 过在平坦部分上形成以具有1 μ m以上的膜厚度实现。在像素尺寸为2 μ m以下，特别是约1 μ m的堆叠型固态摄像装置中，当滤色器和光 电转换层之间的距离大时，即密封层的膜厚度大时，入射光在密封层内衍射传播。因此，产 生串扰(crosstalk)。因此，对于像素尺寸为约1 μ m的堆叠型固态摄像装置，即使整个密封 层的膜厚度减小，其中装置的性能也不劣化的密封层材料和制造方法是必要的。原子层沉积(ALD)方法是一种类型的CVD方法。ALD方法是交替地重复用基板表 面对变成薄膜的材料的有机金属化合物分子、金属卤化物分子或金属氢化物分子的吸附和 反应以及其中含有的未反应基团的分解而形成薄膜的技术。当薄膜的材料到达基板表面 时，基板表面处于低分子状态。因此，当存在低分子可以通过的可忽略的空间时，薄膜可以 生长。因而，根据普通薄膜形成方法，不能容易地完全涂覆的水平差的部分被完全涂覆(水 平差的部分中生长的薄膜的厚度与在平坦部分中生长的薄膜的厚度相同)。换言之，水平差 的涂覆非常优良。因此，可以完全涂覆由于由基板表面上形成的结构体、基板表面的微小缺 陷、附着到基板表面上的粒子等导致的水平差。因此，水平差的部分没有成为光电转换材料 的劣化因素可以通过的路径。根据普通技术，当通过使用原子层沉积方法进行密封层的形 成时，可以有效地将密封层需要的膜厚度形成为薄的。当通过使用原子层沉积方法形成密封层时，可以适宜地选择可适宜地作为密封层 的与陶瓷对应的材料。第一，为了使用有机光电转换材料，根据本发明的光电转换层的材 料被限制为在使得有机光电转换材料不劣化的相对低的温度可以生长为薄膜的材料。根 据使用烷基铝或铝卤化物作为材料的原子层沉积方法，可以在有机光电转换材料不劣化的 200°C以下的温度形成氧化铝的致密薄膜。特别是，当使用三甲基铝时，甚至在约100°C也可 以形成氧化铝的薄膜，这是有利的。通过适宜地选择类似于氧化铝的氧化硅或氧化钛的材料，可以在低于200°C形成致密薄膜，这是有利的。<密封辅助层>对于通过使用原子层沉积方法形成的薄膜，出于水平差的涂覆和密度的观点，可 以在低温形成无比优良质量的薄膜。首先，薄膜材料的物理性质可能由于在光刻工艺中使 用的化学品而劣化。例如，通过使用原子层沉积方法形成的氧化铝的薄膜是非晶的。因此， 薄膜的表面被碱溶液如显影剂或脱模液而侵蚀。在这样的情况下，需要在通过使用原子层 沉积方法形成的氧化铝的薄膜上形成具有优良耐化学性的薄膜。换言之，作为用于保护密 封层的功能层的密封辅助层是必要的。此外，通过使用CVD方法如原子层沉积方法形成的薄膜常常具有非常强的内拉伸 应力。因此，采用重复间歇加热和冷却的工艺作为半导体制造工艺或其在高温和高湿度的 气氛中长时间保存或使用，薄膜中可能出现裂纹以劣化。为了解决通过使用原子层沉积方法形成的密封层的这些情况，可以优选使用其中 设置密封辅助层的构造，所述的密封辅助层包含金属氧化物陶瓷、金属氮化物陶瓷和金属 氮氧化物陶瓷中的至少一种，所述的密封辅助层是通过使用物理气相沉积(PVD)方法形成 的并且具有优良的耐化学性。此处，将通过使用原子层沉积方法形成的密封层构造为第一 密封层，并且将通过使用PVD方法在第一密封层上形成的且包括金属氧化物、金属氮化物 和金属氮氧化物中的任何一种的层构造为第二密封层。在这样的情况下，可以以容易的方 式改善密封层整体的耐化学性。此外，通过使用PVD方法如溅射方法形成为膜的陶瓷常常 具有强的挤压应力并且可以抵销通过使用原子层沉积方法形成的第一密封层的拉伸应力。 因此，减轻了密封层整体的应力，由此改善了密封层的可靠性。此外，可以显著地抑制由于 密封层的应力导致的缺陷的发生，如光电转换层等的性能的劣化或光电转换破坏等破坏的 发生。特别地，优选的是，采用其中设置第二密封层的构造，所述的第二密封层通过使用 溅射方法形成在第一密封层上并且包含氧化铝、氧化硅、氮化硅和氮氧化硅中的任何一种。优选的是，第一密封层的膜厚度等于或大于0. 05 μ m并且等于或小于0. 2 μ m。此 外，第一密封层优选包含氧化铝、氧化硅和二氧化钛中的任何一种。<缓冲层>缓冲层吸附诸如水分子之类的因素和/或与诸如水分子之类的因素反应，所述诸 如水分子之类的因素基于由于制造工艺过程中的变动等而不能容易地完全防止其产生的 密封层的微小缺陷而穿透，并且劣化有机光电转换材料，所述缓冲层具有屏蔽劣化的功能， 并且具有屏蔽劣化因素到达设置在密封层下面的有机光电转换材料的功能。此外，由于用 作密封层材料的致密陶瓷材料具有大的应力，因此该应力特别集中在光电转换层的端部 中。因此，可能发生缺陷，如对电极和像素电极之间的接触，或由于长时间贮存或应用或在 制造工艺过程中作为间歇加热和冷却的热冲击导致的光电转换层的剥离。缓冲层也是造成 减轻应力的作用的原因。此外，由于将缓冲层形成在光电转换层的上面上，因此需要缓冲层 的材料是透明的。作为满足上述条件的缓冲层的材料，有如下的有机材料和无机材料。作为有机材 料，有聚合物如聚乙烯醇或是用作光电转换材料的有机半导体。作为无机材料，有金属氟化 物如氟化钙、氟化镁和氟化锂，和金属氧化物如氧化钙、氧化硅、氧化锶、氧化钡和氧化镁。
在通过使用原子层沉积方法形成密封层以涂覆缓冲层的情况下，优选使用具有可 以与变为其材料的有机金属化合物、金属商化物等反应的羟基的有机聚合物或金属氧化 物。特别是优选的是，缓冲层包括氧化硅、氮化硅和氮氧化硅中的任何一种。此外，当进行所 谓的β膜形成，即进行在整个基板上形成缓冲层时，劣化因素如水分子宁可通过缓冲层从 基板的端部穿透到光电转换层的内部。因此，优选的是，将在用于涂覆光电转换层的区域中 将缓冲层图案化，并且缓冲层完全被密封层涂覆，同时被光电转换层和对电极涂覆。因而， 更优选的是，通过使用在膜形成工艺中能够使用金属掩模(master)图案化的PVD方法如真 空沉积方法或溅射方法将金属氧化物形成为缓冲层。通过使用PVD方法进行缓冲层的真空 膜形成，基板不暴露于外部空气，不允许劣化因素如水分子混合进来，并且有机光电转换材 料在缓冲层形成工艺中不劣化，这些是有利的。为了在制造工艺中不允许劣化因素如水分子混合在有机层中，优选的是，至少将 有机层107、对电极108、缓冲层109和密封层110在真空和/或惰性气体的气氛下均勻地 形成而不将基板暴露于外部空气。特别优选的是，使用有机电致发光(有机EL)制造设备， 在该设备中，如下器件被直接连接到真空度为IXlO-4Pa以下的簇型真空输送系统在根本 没有将基板暴露于外部空气的情况下，在真空和/或惰性气体如Ar或N2的中间，形成电荷 阻挡层、光电转换层和缓冲层的真空沉积器件；形成对电极和密封辅助层的溅射器件和形 成密封层的原子层沉积器件。<滤色器，间隔壁，光屏蔽层和保护层>在多个像素部中，设置滤色器。此外，在多个像素部中的相邻滤色器之间设置的间 隔壁起着光收集装置的作用，其将入射到像素部的光收集到像素部的光电转换层中。滤色 器制造工艺包括周围光屏蔽层形成工艺，形成第一颜色的滤色器的工艺，形成第二颜色的 滤色器的工艺，形成第三颜色的滤色器的工艺和间隔壁形成工艺。作为周围光屏蔽层，可以 将第一至第三颜色的滤色器中的任何一种形成在除有效像素区域之外的区域中。在这样的 情况下，可以省略只用于周围光屏蔽层的工艺，以抑制制造成本。可以在周围光屏蔽层形成 工艺之后，在形成第一颜色的滤色器的工艺之后，在形成第二颜色的滤色器的工艺之后，或 在形成第三颜色的滤色器的工艺之后，进行间隔壁形成工艺，这可以根据使用的制造技术 和使用的制造方法的组合适宜地选择。在下面所述的过程中，将介绍其中在形成第二颜色 的滤色器的工艺之后进行间隔壁形成工艺的一个实例。作为普通滤色器制造方法，有光刻方法。光刻方法的制造工艺按照用于半导体制 造的光刻工艺。因此，可以抑制初始投资。因而，通常，将光刻方法广泛地用作滤色器的制造 方法。在使用光刻方法制造滤色器的方法中，通过重复如下工艺制造用于每种颜色的滤色 器对通过用包含着色固化性组合物的光敏组合物涂覆基板并且干燥基板而形成的薄膜， 进行图案曝光、显影和烘焙工艺而形成着色像素的工艺。此光刻方法通过组合已知的技术， 可以容易地应用到本发明中。在使用光刻方法的滤色器制造方法中，将干法蚀刻方法用作形成薄膜和具有精细 图案的滤色器的有效方法。在干法蚀刻方法中，使用不包含光敏组合物如光引发剂或单体 或碱溶性树脂的着色固化性组合物。因此，与使用普通光刻方法的滤色器制造方法相比，可 以增加着色剂在着色固化性组合物的总固体量中的含量。因此，与光刻方法相比，可以形成 在保持相同程度的光谱特性的同时将其膜厚度降低一半的滤色器。作为在其中对于主要混合色的像素尺寸小于2 μ m，特别是约1 μ m的固态摄像装置中的滤色器制造方法，优选使用 干法蚀刻方法。此处，将描述根据干法蚀刻方法的滤色器制造工艺。在使用干法蚀刻方法的情况 下，形成第一至第三颜色的滤色器的工艺进一步包括光致抗蚀剂图案化工艺，蚀刻工艺， 光致抗蚀剂消除工艺，着色层形成工艺和平坦化工艺。平坦化工艺在形成第一颜色的滤色 器的工艺和/或形成第二颜色的滤色器的工艺中可以被省略，并且共同地在第三滤色器形 成工艺中进行，由此可以减少制造工艺的数量。在平坦化工艺共同地在最后工艺进行的情 况下，蚀刻工艺和平坦化工艺的制造变化变大。因此，平坦化工艺的省略需要根据使用的制 造技术和使用的制造方法的组合而适宜地考虑。下面描述的程序是其中在第一滤色器形成 工艺中省略了平坦化工艺的一个实例。图34是表示下面所述的滤色器的一种构造的平面图。图34中所表示的滤色器的 构造通过与实际的滤色器相比减少了像素部的数量而得到简化。图35表示图34所表示的 滤色器的横截面视图。图35(a)表示沿图34中所示的线1-1’取的横截面，而图35(b)表 示沿图34中所示的线11-11’取的横截面。此外，在图36至58，(a)表示沿图34中所示的 线1-1’取的横截面，而(b)表示沿线11-11’取的横截面。[周围光屏蔽层形成工艺]图36至40表示周围光屏蔽层形成工艺的一个实例。图36表示其中在密封层110上形成周围光屏蔽层113的状态。图37表示其中在 周围光屏蔽层113上将光致抗蚀剂形成为膜的状态。图38表示其中形成了设置在周围光 屏蔽层113上的光致抗蚀剂的图案的状态。图39表示其中对于周围光屏蔽层113进行干 法蚀刻工艺的状态。图40表示其中在干法蚀刻工艺之后将设置在周围光屏蔽层113上的 光致抗蚀剂剥离的状态。在周围光屏蔽层形成工艺中，如图36中所示，将密封层110的整个上面用形成周 围光屏蔽层113的包含黑色着色剂的组合物涂覆。接着，将涂膜通过在180°C至250°C的大 气温度加热5至10分钟而固化，从而形成周围光屏蔽层(黑色着色层)113。此加热工艺 可以在组合物涂覆之后进行干燥工艺的同时进行。备选地，在涂覆工艺和干燥工艺之后，可 以设置另外的热固化工艺。优选的是，周围光屏蔽层113由其中分散有钛黑、碳黑等的黑色 着色组合物形成。在后面描述的形成第一至第三颜色的滤色器的工艺中，周围光屏蔽层113 可以在平坦化工艺中被用作抛光停止器。在周围光屏蔽层113还被用作抛光停止器的情况 下，为了提高耐抛光性，可以将由氧化铝、氧化硅、氧化锆等形成的无机细粒加入到形成周 围光屏蔽的组合物中。在第一至第三颜色的滤色器中的任何一种中形成周围光屏蔽层113 的情况下，省略此工艺。此外，在有效像素区域的外部上，有机层107的端部形成水平差。因此，当形成周 围光屏蔽层113时，可能在周围光屏蔽层113端部的上面上形成水平差。特别是，在周围光 屏蔽层113还起着抛光停止器的作用的情况下，优选通过在将周围光屏蔽层113形成厚的 之后，预先进行后面描述的平坦化工艺而抛光该水平差，以使周围光屏蔽层113的表面平 坦化。接着，在如下所述的周围光屏蔽层形成工艺中，顺序地进行形成第一至第三颜色 的滤色器的工艺，以形成滤色器。此处，将描述其中将红色滤色器(图中由“R”表示)用作第一颜色的滤色器，将蓝色滤色器(图中由“B”表示)用作第二颜色的滤色器并且将绿色 滤色器(图中由“G”表示)用作第三颜色的滤色器的一个实例。[光致抗蚀剂的图案化]在形成第一颜色的滤色器的工艺中，首先，如图37中所示，用阳图型光致抗蚀剂 (例如，富士电子材料株式会社制造的rai622BC)涂覆周围光屏蔽层113的上面。通过使用 电热板将预烘焙工艺在80至100°C的范围内进行60秒，由此形成光致抗蚀剂。随后，如图38中所示，将与其中布置第一至第三颜色的滤色器的有效像素区域对 应的区域通过使用光掩模从光致抗蚀剂的上面曝光。例如，使用曝光分档器，所述曝光分档 器使用汞灯i线(波长365nm)。接着，通过使用电热板，在将曝光工艺在100至120°C的范 围内进行90秒之后，进行加热(PEB)工艺。然后，通过使用显影溶液进行搅拌(puddle)显 影工艺，并且通过使用电热板进行后烘焙工艺，由此消除在有效像素区域中设置的光致抗 蚀剂，此时，设置在周围光屏蔽层113的上面区域中的光致抗蚀剂保留。[蚀刻工艺]接着，将描述通过使用光致抗蚀剂作为掩模对周围光屏蔽层113进行的干法蚀刻 工艺。作为干法蚀刻装置，例如，使用反应性离子蚀刻(RIE)装置。RIE装置具有已知的结 构如平行板型，电容偶合型，或电子回旋加速器共振型，并且可以通过使用高频放电进行干 法蚀刻。通过使用这样的RIE装置，采用用作掩模的光致抗蚀剂，对周围光屏蔽层113进行 干法蚀刻工艺。因此，如图39中所示，消除了在其中布置第一至第三颜色的滤色器的有效 像素区域中设置的光屏蔽层。根据本发明，在周围光屏蔽层113的蚀刻工艺中，相继进行开口部形成干法蚀刻 工艺和残余液消除干法蚀刻工艺。在蚀刻工艺中，首先，进行开口部形成干法蚀刻工艺。[开口部形成干法蚀刻工艺]当进行开口部形成干法蚀刻工艺时，出于将周围光屏蔽层113加工成矩形形状的 观点，优选的是，将含有氟化气体和O2气体中的至少一种的混合气体用作第一蚀刻气体。然 后，在开口部形成干法蚀刻工艺中，将第一蚀刻气体引入到处理室的内部，在处理室中，在 平面电极(阴极)上安装半导体基板。然后，在其中引入蚀刻气体的状态下，当在平面电极 和对电极之间施加高频电压时，进行基于阴极效应将周围光屏蔽层113加工成矩形形状的 蚀刻。作为在开口部形成干法蚀刻工艺中使用的氟化气体，优选使用以下式1表示的氟化 化合物的气体。[化学式1]式(1)CnHmF1(此处，η表示1至6，m表示0至13，并且1表示1至14)作为由式(1)表示的氟化气体，例如，有包含由以下气体组成的组中形成的至少 一种类型的气体CF4，C2F6，C3F8，C2F4，C4F8，C4F6，C5F8和CHF3。作为根据本发明的氟化气体， 可以从上述组中选择一种类型的气体进行使用。此外，可以以组合的方式使用两种以上类 型的气体。这些中，出于将蚀刻过的部分保持为矩形形状的观点，氟化气体优选为选自由以 下气体组成的组中的至少一种=CHyC4HyC4Hi^nCHF3tj此外，氟化气体更优选为CH4和/或 C4F6。而且，氟化气体再更优选为CF4和C4F6和混合气体。
出于保持蚀刻等离子体的稳定性和垂直蚀刻的形状的观点，除了上述的氟化气体 和O2气体之外，在开口部形成干法蚀刻工艺中使用的混合气体还优选为稀有气体He，Ne, Ar，Kr和Xe，含有氯、氟、溴等的卤素原子的卤化气体(例如，CCl4, CClF3, AlF3, AlCl3等)， 或含有选自由N2, CO和CO2组成的组中的至少一种的气体。此外，混合气体更优选为含有选 自由Ar，He，Kr，N2和Xe组成的组中的至少一种的气体。而且，混合气体再更优选为含有选 自由He，Ar和Xe组成的组中的至少一种的气体。但是，在可以保持等离子体的稳定性和垂 直蚀刻的形状的情况下，在开口部形成干法蚀刻工艺中使用的混合气体可以是只由氟化气 体和O2气体形成的气体。[残余液消除干法蚀刻工艺]在残余液消除干法蚀刻工艺中，通过使用含有O2气体的第二蚀刻气体进行干法蚀 刻工艺，可以在保持周围光屏蔽层113矩形形状的情况下消除其中消除了光致抗蚀剂的表 面变化层和光屏蔽层的区域中保留的残余液。在残余液消除干法蚀刻工艺中使用的第二蚀刻气体被形成含有O2气体。但是，出 于蚀刻等离子体的稳定性的观点，可以进一步包括由选自由He，Ne, Ar，Kr，Xe和N2气体组 成的组中的至少一种气体形成的第三蚀刻气体。在这样的情况下，按流动比率计，第三蚀刻 气体与O2气体的混合比率(Ar气体等/O2气体)优选等于或小于40/1，更优选等于或小于 20/1，并且再更优选等于或小于10/1。为了提高消除残余液的能力，可以进一步包括氟化化 合物为5%以下的气体。第三蚀刻气体更优选为选自由He，Ar和Xe组成的组中的至少一种气体。但是，在 可以保持蚀刻等离子体的稳定性的情况下，第二蚀刻气体可以只由O2形成，并且可以不包 括第四气体。此外，优选的是，基于预先计算的蚀刻处理时间完成残余液消除干法蚀刻工艺。例 如，出于保持光致抗蚀剂的矩形形状的观点，残余液消除干法蚀刻工艺的处理时间优选在3 至10秒的范围内，并且更优选在4至8秒的范围内。[光致抗蚀剂消除工艺]在进行蚀刻工艺后，进行光致抗蚀剂消除工艺。首先，通过使用溶剂或光致抗蚀剂 剥离溶液进行光致抗蚀剂剥离工艺，由此消除保留在周围光屏蔽层113上的光致抗蚀剂。 备选地，通过延长残余液消除蚀刻工艺的处理时间，消除光致抗蚀剂。在进行光致抗蚀剂消除工艺后，可以另外地提供烘焙工艺，用于去溶剂化和脱水。 如上所述，设置在其中将要形成滤色器的区域(有效像素区域)中的光屏蔽层通过被蚀刻 而消除，并且将光致抗蚀剂剥离。优选的是，根据本发明的光致抗蚀剂消除工艺包括1)涂覆剥离溶液或溶剂到光 致抗蚀剂上以允许光致抗蚀剂能够被消除的工艺；和2)通过使用清洁水消除光致抗蚀剂 的工艺。作为涂覆剥离溶液或溶剂到光致抗蚀剂上以能够被消除的工艺，例如，有搅拌 (puddle)显影工艺，其中将剥离溶液或溶剂至少涂覆到光致抗蚀剂的上面上，并且允许保 留预定时间。允许剥离溶液或溶剂保留的时间没有特别限制，但是优选在几十秒至几分钟 的范围内。作为通过使用清洁水消除光致抗蚀剂的工艺，例如，有通过由喷射型或喷淋型注 射喷嘴注射清洁水到光致抗蚀剂上而消除光致抗蚀剂的工艺。作为清洁水，可以优选使用纯水。此外，作为注射喷嘴，有具有其中包括整个支撑体的注射范围的注射喷嘴、可移动型 注射喷嘴和具有包括整个支撑体的可移动范围的注射喷嘴。在注射喷嘴是可移动类型的情 况下，在消除光致抗蚀剂的工艺过程中，通过从支撑体的中心部到支撑体的端部移动两次 以上以注射清洁水，可以更加有效地消除光致抗蚀剂。通常，剥离溶液含有有机溶剂，并且可以另外含有无机溶剂。作为有机溶剂，例如， 有1)烃化合物，2)卤代烃化合物，3)醇化合物，4)醚或缩醛化合物，5)酮或醛化合物，6)酯 (esther)化合物，7)多元醇化合物，8)羧酸或其酸酐化合物，9)酚化合物，10)含氮化合物， 11)含硫化合物和12)含氟化合物。剥离溶液优选含有含氮化合物，并且更优选含有无环含 氮化合物和环状含氮化合物。剥离溶液更优选含有选自一乙醇胺、二乙醇胺和三乙醇胺中的至少一种作为无环 含氮化合物，并且含有选自N-甲基-2-吡啶烷酮和N-乙基吗啉中的至少一种作为环状含 氮化合物。剥离溶液再更优选含有一乙醇胺和W-甲基-2-吡咯烷酮。此外，优选的是，相 对于100质量份的剥离溶液，无环含氮化合物的含量等于或高于9质量份和等于或低于11 质量份，并且环状含氮化合物的含量等于或高于65质量份和等于或低于70质量份。根据本 发明的剥离溶液优选通过用纯化稀释无环含氮化合物和环状含氮化合物的混合物而获得。在光致抗蚀剂消除工艺中，可以消除在着色层上形成的光致抗蚀剂，并且即使在 蚀刻产物附着到着色层的侧壁的情况下，蚀刻产物也可能没有完全被消除。在根据本发明 的光致抗蚀剂消除工艺中，更优选另外进行通过后烘焙的脱水工艺。[形成第一颜色的滤色器的工艺]在进行光致抗蚀剂消除工艺之后，随后，进行第一颜色滤色器工艺。图41表示其 中将第一颜色的滤色器形成为膜的状态。图42表示其中将光致抗蚀剂作为膜形成在第一 颜色的滤色器上的状态。图43表示其中曝光和显影光致抗蚀剂的状态。图44表示其中对 于第一颜色的滤色器进行干法蚀刻工艺的状态。图45表示其中在第一颜色的滤色器上形 成的光致抗蚀剂被剥离的状态。首先，如图41中所示，用形成第一颜色的滤色器的组合物涂覆周围光屏蔽层113， 使得组合物覆盖周围光屏蔽层113的整个上表面，并且包埋在开口部中。然后，通过使用电 热板进行后烘焙工艺，由此形成第一颜色的滤色器。此外，在形成第一颜色的滤色器的工艺中，考虑到在之后的工艺中进行平坦化如 抛光，将第一颜色的滤色器的上表面(upper face)形成为被设置在比起着抛光停止器作用 的周围光屏蔽层113的上表面更高的面上。在形成第一至第三颜色的滤色器的工艺所包括 的平坦化工艺中，在第一颜色的滤色器用作抛光停止器的情况下，为了提高耐抛光性，可以 将氧化铝、氧化硅、氧化锆等的无机细粒加入到形成第一颜色的滤色器的着色层组合物中。接着，如图42中所示，将第一颜色的滤色器的整个上表面用阳图型型光致抗蚀剂 涂覆，然后进行预烘焙工艺，由此形成光致抗蚀剂。然后，如图43中所示，通过使用i线曝光分档器，通过将其中将要形成第二颜色的 滤色器的区域图案化，以消除光致抗蚀剂。此外，形成光致抗蚀剂等的图案的工艺与上述图 案化工艺的那些相同。此外，如图44中所示，进行蚀刻工艺，其中，通过使用光致抗蚀剂作为掩模消除了 在其中将要形成第二颜色的滤色器的区域中设置的第一颜色的滤色器。在此蚀刻工艺中，出于处理在第一颜色的滤色器中的矩形像素图案的观点，优选通过如上所述相继进行使用 含有氟化气体和O2气体的第一蚀刻气体的开口部形成干法蚀刻工艺和使用含有N2气体和 O2气体的第二蚀刻气体的残余液消除干法蚀刻工艺，消除其中将要形成第二颜色的滤色器 的区域。在进行蚀刻工艺后，如图45中所表示的，进行光致抗蚀剂消除工艺。用于消除光 致抗蚀剂的处理方法、条件、溶剂或剥离溶液等与在上述的光致抗蚀剂消除工艺中的那些 相同。[形成第二颜色的滤色器的工艺]图46表示其中将第二颜色的滤色器作为膜形成的状态。图47表示其中将第一和 第二颜色的滤色器平面化的状态。在形成第二颜色的滤色器的工艺中，如图46中所示，形成第二颜色的滤色器，使 其覆盖起着抛光停止器作用的周围光屏蔽层113和第一颜色的滤色器的整个上表面并且 包埋于开口部中。类似于形成第一颜色的滤色器的方法，通过使用滤色器的组合物进行涂 覆。在通过使用滤色器的组合物进行涂覆之后，通过使用电热板进行后烘焙工艺，由此形成 第二颜色的滤色器。在第二颜色的滤色器用作抛光停止器的情况下，为了提高耐抛光性，可 以将氧化铝、氧化硅、氧化锆等的无机细粒加入到形成第二颜色的滤色器的着色层的组合 物中。[平坦化工艺]如图47中所示，在平坦化工艺中，通过使用CMP装置抛光第一颜色的滤色器和第 二颜色的滤色器以将其平坦化，直到露出起着抛光停止器作用的周围光屏蔽层113。因此， 当露出耐抛光性比第一颜色的滤色器和第二颜色的滤色器的耐抛光性高的起着抛光停止 器作用的周围光屏蔽层113时，第一颜色的滤色器和第二颜色的滤色器的抛光速度降低。 因此，使第一颜色的滤色器和第二颜色的滤色器的表面符合抛光工艺的终点，即起着抛光 停止器作用的周围光屏蔽层113的表面，变得容易。[抛光的条件]作为抛光剂，使用其中分散有氧化硅细粒的浆液。此外，作为抛光装置，可以使用 具有100至250cm3 .mirT1的浆液流动速率、0. 2至5. Opsi的晶片压力和1. 0至2. 5psi的固 定环压力并且由磨料布形成的装置。通过将晶片磨料布的转数设置为约30rpm至lOOrpm， 可以形成具有很少微型擦痕的滤色器。在被抛光后，通过使用纯水清洁滤色器。之后，进行 后烘焙工艺，以消除含有的水分。[间隔壁形成工艺]图48表示其中将光致抗蚀剂作为膜形成在第一和第二颜色的滤色器上的状态。 图49表示其中显影和曝光光致抗蚀剂的状态。图50表示其中采用用作掩模的光致抗蚀剂 进行干法蚀刻的状态。图51表示其中将光致抗蚀剂剥离的状态。图52表示其中将间隔壁 的材料形成为膜的状态。图53表示其中将第一和第二颜色的滤色器和间隔壁平面化的状 态。在间隔壁形成工艺中，首先，如图48中所示，将第一颜色的滤色器，第二颜色的滤色器 和周围光屏蔽层113的整个上表面用阳图型光致抗蚀剂涂覆，并且进行预烘焙，以形成光 致抗蚀剂。接着，通过使用i_线曝光分档器，如图49中所示，将在其中将要形成开口的区域中设置的光致抗蚀剂图案化以将其消除。此外，形成光致抗蚀剂的图案的工艺与上述图案 化工艺的工艺相同。然后，如图50中所示，进行蚀刻工艺，在蚀刻工艺中，在用作掩模的光致抗蚀剂的 情况下消除其中将要形成开口的区域。在此蚀刻工艺中，类似于上述的蚀刻工艺，进行开口 部形成干法蚀刻工艺和残余液消除干法蚀刻工艺，以在第一和第二颜色的滤色器中形成开 口部。在进行蚀刻工艺后，进行光致抗蚀剂消除工艺。图51表示其中消除光致抗蚀剂的 状态。用于消除光致抗蚀剂的处理方法、条件、溶剂或剥离溶液等与上述光致抗蚀剂消除工 艺的那些相同。在进行光致抗蚀剂消除工艺之后，进行间隔壁形成工艺。在间隔壁形成工艺中，形成间隔壁，使其覆盖起着抛光停止器作用的周围光屏蔽 层113和第一和第二颜色的滤色器的整个上表面并且包埋在开口部中。如图52中所示，通 过使用与形成第一颜色的滤色器的方法相同的方法，通过使用间隔壁的组合物进行涂覆。 在通过使用间隔壁的组合物进行涂覆之后，通过使用电热板进行后烘焙工艺，以形成间隔 壁 112。作为间隔壁的材料，优选折射率比第一至第三颜色的滤色器的折射率低的透明材 料。间隔壁的折射率优选低于1. 5，并且更优选低于1. 4。作为间隔壁的材料，有由氧化硅等 形成的多孔膜，硅氧烷聚合物，非晶氟树脂等。在市场中可以获得由JSR公司制造的OPSTAR 低折射率材料JN系列，由Toray Industries, Inc.制造的NR系列，由Asahi Glass Co., Ltd.制造的 Cytop 系列，由 Ε· I. du Pont de Nemours and Company 制造的 TeflonAF 等级， 等。在将间隔壁112用作抛光停止器的情况下，为了提高其耐抛光性，可以将氧化铝、氧化 硅、氧化锆等的无机细粒加入到间隔壁的组合物中。在进行形成第三颜色的滤色器的工艺之前，如图53中所示，抛光第一颜色的滤色 器、第二颜色的滤色器和间隔壁112，直到露出起着抛光停止器作用的周围光屏蔽层113。 在进行间隔壁形成工艺之后，进行形成第三颜色的滤色器的工艺。可以构造成省略平坦化 工艺，并且将抛光工艺与形成第三颜色的滤色器的工艺一起进行。在不形成间隔壁112的情况下，省略间隔壁形成工艺，并且在进行形成第二颜色 的滤色器的工艺之后，进行形成第三颜色的滤色器的工艺。不限于将间隔壁形成工艺在形 成第二颜色的滤色器的工艺和形成第三颜色的滤色器的工艺之间进行。因此，基于使用的 制造技术和制造方法的组合，可以适宜地将间隔壁形成工艺的工艺的顺序与形成周围光屏 蔽层13的工艺和形成第一至第三颜色的滤色器的工艺一起改变。[形成第三颜色的滤色器的工艺]图54表示其中光致抗蚀剂作为膜形成在第一和第二颜色的滤色器和间隔壁上的 状态。图55表示曝光和显影光致抗蚀剂的状态。图56表示其中通过蚀刻间隔壁的一部分 而形成第三颜色的滤色器的区域的状态。图57表示其中将光致抗蚀剂剥离的状态。图58 表示其中将第三颜色的滤色器作为膜形成的状态。在形成第三颜色的滤色器的工艺中，首 先，如图54中所示，将间隔壁材料层的整个上表面用阳图型光致抗蚀剂涂覆，并且进行预 烘焙以形成光致抗蚀剂。接着，通过使用i_线曝光分档器，如图55中所示，将其中将要形成第三颜色的滤 色器的区域图案化，以消除光致抗蚀剂。此外，形成光致抗蚀剂的图案的工艺与上述图案化工艺的工艺相同。然后，如图56中所示，进行蚀刻工艺，在蚀刻工艺中，采用用作掩模的光致抗蚀剂 消除其中将要形成第三颜色的滤色器的区域。在此蚀刻工艺中，类似于上述的蚀刻工艺， 通过进行开口部形成干法蚀刻工艺和残余液消除干法蚀刻工艺，在间隔壁112中形成开口 部。在此工艺之前进行的光致抗蚀剂图案形成工艺和此工艺中，通过调节光致抗蚀剂的处 理条件和/或干法蚀刻的处理条件，确定开口部的尺寸以形成具有所需要宽度的间隔壁 112。例如，在像素尺寸是Ι.Ομπι的情况下，为了增加像素的孔径比，间隔壁112的宽度优 选等于或小于0. Ιμπι，并且开口部的尺寸等于或大于0.9μπι且小于Ι.Ομπι。如图57中表示的，在进行蚀刻工艺后，进行光致抗蚀剂消除工艺。用于消除光致 抗蚀剂的处理方法、条件、溶剂或剥离溶液等与上述光致抗蚀剂消除工艺的那些相同。在进行光致抗蚀剂之后，如图58中表示的，形成第三颜色的滤色器，以覆盖第一 颜色的滤色器、第二颜色的滤色器、间隔壁112和开口部这四者。在形成第三颜色的滤色器 的方法，类似于形成第一颜色的滤色器和第二颜色的滤色器的方法，通过使用滤色器的组 合物进行涂覆。在通过使用滤色器的组合物进行涂覆之后，通过使用电热板进行后烘焙工 艺，由此形成第三颜色的滤色器。在进行形成第三颜色的滤色器的工艺之后，进行平坦化工艺。在平坦化工艺中，通过使用CMP装置进行抛光工艺，以将第三颜色的滤色器的表 面平坦化，直到起着抛光停止器作用的周围光屏蔽层113、第一颜色的滤色器、第二颜色的 滤色器和间隔壁112的上表面。此外，在平坦化工艺中，通过进行与上述平坦化工艺类似的 工艺，抛光第三颜色的滤色器。因此，当进行抛光工艺直到露出耐抛光性高于第三颜色的 滤色器的耐抛光性并且起着抛光停止器作用的周围光屏蔽层113时，可以容易地使第三颜 色的滤色器上表面的位置符合(fit to)预先形成的起着抛光停止器作用的周围光屏蔽层 113的上表面，即抛光工艺的终点。因此，如图35中所示，将第一至第三颜色的滤色器布置 在有效像素区域内，并且滤色器被由低折射率材料形成的间隔壁112分隔。因此，形成了上 表面与起着抛光停止器作用的周围光屏蔽层113的上表面相同平面的滤色器。如在上述的实例中，在根据图34中所示的Bayer阵列形成在像素之间布置的红色 滤色器(R)、绿色滤色器(G)、蓝色滤色器(B)和间隔壁112的情况下，出于制造成本的观 点，优选的顺序是在形成红色滤色器和蓝色滤色器之后将间隔壁的材料形成为膜并且最后 形成绿色滤色器。原因在于，在用间隔壁的材料的成膜之前在蚀刻工艺(图50)中形成的 开口部I和在用绿色滤色器的材料的形成膜之前在蚀刻工艺(图56)中形成的开口部II 具有从平面中的表面观看的相同中心，并且开口部的尺寸彼此不同仅在于间隔壁112的宽 度。在形成像素尺寸为1. 0 μ m和宽度为0. 1 μ m的间隔壁的情况下，当开口部I的尺寸被 假定为1. Iym并且开口部II的尺寸被假定为0.9μπι且开口部I和II的中心相同时，间 隔壁112的宽度变为0. 1 μ m。在所有滤色器形成之后形成间隔壁的情况下，对于形成宽度 为0. Ιμπι的开口部需要高分辨率的图案化技术，由此增加制造成本。另一方面，在上述的 实例中，开口部的最小尺寸是0.9 μ m。因此，可以采用普通光刻技术，由此抑制制造成本。 而且，开口部I和II的形状和中心相同。因此，在形成开口部之前的光致抗蚀剂图案形成 工艺中，在采用通常使用的曝光掩模的情况下，仅开口部的尺寸可以通过调节曝光条件、显 影条件和蚀刻条件而改变。换言之，可以减少高价格的光掩模的数量，这是有利的。
此外，在上述平坦化工艺中，通过进行抛光(CMP)工艺将滤色器平坦化。但是，本 发明不限于此。因而，可以通过使用与在上述的干法蚀刻工艺中使用的相同方法，通过蚀刻 滤色器的整个面(回蚀刻工艺)，将滤色器平坦化。[着色组合物]下面将描述形成滤色器的着色组合物。着色组合物的光固化性组分可以通过干法 蚀刻被图案化而消除。在具有很少光固化性组分的着色组合物中，或优选在其中不包括光 固化性组分的着色组合物中，可以提高着色剂的密度。因此，可以在保持其透射光谱性的情 况下，形成厚度小于普通滤色器的厚度的滤色器层，这是难以实施的。因此着色组合物优选 是非光致抗蚀性的固化性组合物，其不含有光固化性组分，并且更优选是热固性组合物。以下，将描述热固性组合物。热固性组合物含有着色剂和热固性化合物。着色剂 在总溶解固体中的密度优选等于或高于50质量％并且低于100质量％。通过提高着色剂 的密度，可以形成具有减小厚度的滤色器。[着色剂]着色剂没有特别限制。因而，作为着色剂，可以使用一种、两种或更多种类型的已 知染料和颜料的混合物。作为颜料，可以使用已知的各种无机颜料或有机颜料。优选的是，颜料的透光率 高，而与颜料是无机颜料或有机颜料无关。因而，可以优选使用平均粒子直径尽可能降低的 颜料。此外，将处理一起考虑，颜料的平均粒子直径优选0. 01 μ m至0. 1 μ m的范围内，并且 更优选在0. 01 μ m至0. 05 μ m的范围内。作为优选的颜料，有下面所述的颜料。但是，本发明不限于此。有C. I.颜料黄 11，24，108，109，110，138，139，150，151，154，167，180 和 185 ； C. I.颜料橙 36 和 71 ；C. I.颜料红 122，150，171，175，177，209，224，242，254，255 和 264 ； C. I.颜料紫 19，23 和 32 ;C. I.颜料蓝 15 1，15 3，15 6，16，22，60 和 66 ；C. I.颜料绿 7，36
和58。当着色剂是染料时，可以通过将染料均勻地溶解于组合物中而获得非光致抗蚀性的 热固性着色树脂组合物。可以被用作着色剂的染料没有特别限制。因而，作为着色剂，可以使用用于普通滤 色器的已知染料。至于染料的化学结构，可以使用染料如吡唑偶氮，苯胺偶氮，三苯基甲烷， 蒽醌，蒽素吡啶酮(anthrapyridone)，苯亚甲基，氧杂菁，吡唑啉酮三唑偶氮，吡啶酮偶氮， 花青，吩噻嗪，吡咯并吡唑偶氮次甲基(pyroropyrazolazomethine)，咕吨，酞菁，苯并吡喃
禾口靛青。着色剂在着色热固性组合物的总溶解固体中的含量没有特别限制，但是优选在30 至60质量％的范围内。通过允许该含量等于或高于30质量％，可以获得适宜作为滤色器 的染色性。此外，通过允许该含量等于或低于60质量％，可以充分地进行光固化，由此可以 抑制作为膜的强度的降低。热固性化合物没有特别限制，只要是可以通过加热进行热固性化合物的膜固化即 可。例如，作为热固性化合物，可以使用热固性官能团的化合物。例如，热固性化合物优选 为具有选自环氧基、羟甲基、烷氧基甲基和酰氧基甲基中的至少一种基团的化合物。作为更优选的热固性化合物，有(a)环氧化合物；(b)三聚氰胺化合物，胍胺化合 物，甘脲化合物或脲化合物，其被选自羟甲基、烷氧基甲基和酰氧基甲基中的至少一个取代基取代；和(C)苯酚化合物，萘酚化合物，或羟基蒽化合物，其被选自羟甲基、烷氧基甲基和 酰氧基甲基中的至少一个取代基取代。在上述的化合物中，作为热固性化合物，再更优选使 用具有多个官能团的环氧化合物。尽管热固性化合物在着色热固性组合物中的总含量根据材料而不同，但是相对于 热固性组合物的总溶解固体(质量)的总含量优选为0. 1至50质量％，更优选0. 2至40 质量％，并且再更优选1至35质量％。[各种添加剂]在着色热固性组合物中，在不消弱本发明的效果的范围内，需要时，可以混合各种 添加剂，例如，粘合剂，固化剂，固化催化剂，溶剂，填料，其它聚合物化合物，表面粘性剂，粘 着剂，抗氧化剂，紫外吸收剂，抗絮凝剂，分散剂等。[光致抗蚀剂]如上所述，在通过使用干法蚀刻方法形成第一至第三颜色的滤色器的情况下，通 过使用光致抗蚀剂形成抗蚀剂图案。此外，同样在去除工艺中，优选的是，通过使用光致抗 蚀剂形成抗蚀剂图案。作为阳图型光敏树脂组合物，可以使用阳图型抗蚀剂组合物，所述阳图型抗蚀剂 组合物非常适合作为对放射线如紫外线(汞灯g线，h线和i线)、包括受激准分子激光的 远紫外线、电子射线、离子束和X射线敏感的阳图型光致抗蚀剂。在放射线中，对于曝光光 敏树脂层，优选使用g线，h线和i线，并且更优选使用i线。特别是，作为阳图型光敏树脂组合物，优选使用含有醌二叠氮化合物和碱溶性树 脂的组合物。通过使用其中醌二叠氮基受波长为500nm以下的光辐照而分解产生羧基从而 将树脂组合物从碱不溶性的状态改变为碱溶性的状态的现象，将含有醌二叠氮化合物和碱 溶性树脂的阳图型光敏树脂组合物用作阳图型光致抗蚀剂。由于此阳图型光致抗蚀剂具有 优良的溶解能力，因此将该光致抗蚀剂广泛地用于半导体制造工艺中。作为醌二叠氮化合 物，有萘醌二叠氮化合物。可以使用任何类型的显影溶液，只要显影溶液对周围光屏蔽层没有影响并且溶解 光致抗蚀剂的曝光部分以及阴图型抗蚀剂的未固化部分即可。特别是，可以使用各种有机 溶剂或碱水溶液的组合。在形成滤色器工艺中列出的描述中，描述了产生包括红色(R)、绿色(G)和蓝色 (B)在内的原色的滤色器的一个实例。但是，颜色不限于此。因而，在制备使用品红、黄色和 绿色的补充色的滤色器的情况下，可以使用这样的工艺。[外涂层]外涂层是在滤色器上形成的以在后面的工艺中保护滤色器的层。因而，外涂层也 被称作保护层。作为外涂层的材料，可以适宜地使用聚合物材料如丙烯酸类树脂，聚硅氧烷 树脂，聚苯乙烯(polystylene)树脂或氟树脂，或无机材料如氧化硅或氮化硅。在使用光敏 树脂如聚苯乙烯树脂的情况下，可以通过使用光刻方法将外涂层图案化。因此，在这样的情 况下，当将设置在结合极板上的周围光屏蔽层113，密封层110，绝缘层102等形成为开放 时，可以将外涂层用作光致抗蚀剂，并且可以以容易的方式将外涂层加工成微透镜，这些是 有利的。另一方面，可以将外涂层用作反射防止层，并且优选将用于滤色器间隔壁的各种低 折射率材料形成为膜。此外，为了改善作为用于后面的工艺的保护层的功能或反射防止层的功能，可以将外涂层构造为具有由上述材料形成的两层以上的层。[微透镜]通过将外涂层形成为微透镜或在外涂层上形成微透镜，可以进一步改善光收集效 率，并且可以进一步抑制串扰。在上述实例中，使用其中省略微透镜的构造。但是，通过采 用低折射率间隔壁来分隔滤色器，充分改善了光收集效率，并且充分地抑制了串扰。在考虑 制造成本和光学设计中的难度的情况下，可以适宜地确定微透镜的形成。<固态摄像装置的另一种构造实例>将描述固态摄像装置的另一种构造实例。在下面所述的构造实例中，对构造和反 应等价于上述构件的构造和反应的每个构件等，在图中附上相同的附图标记或相应的附图 标记。因而，其描述被简化或省略。图59是固态摄像装置的另一种构造实例的示意性横截面视图。在此构造实例的 固态摄像装置中，将像素电极104设置在绝缘层102的表面上。此外，设置电荷阻挡层15a 以覆盖绝缘层102和像素电极104。电荷阻挡层15a具有抑制电子从像素电极104注入到 光电转换层12’的功能。在此构造实例中，使用其中将对电极108的电势设置成高于在读 取电路116中包括的复位晶体管的源极的电势并且电流从对电极流向像素电极104(换言 之，在像素电极104中收集空穴)的构造。如图3所示的作为一个实例的读取电路116由FD、复位晶体管、输出晶体管和选 择晶体管构造。这些晶体管由nMOS晶体管构造。在该图中所示的读取电路116，包括转接 插塞105的配线层，绝缘层102和像素电极104通过标准CMOS图像传感器工艺制备。像素 电极104由TiN(膜厚度15nm)通过使用CVD方法形成，并且其表面粗糙度是Ra = 0. 4nm。 此外，在用于TiN的干法蚀刻工艺，通过采用各向异性(isotrophic)等离子体蚀刻条件，在 像素电极104的端部中形成倾斜面，并且将像素电极图案化，使得倾斜面从基板倾斜50度。电荷阻挡层15a通过沉积具有下面的式(2)的化合物至IOOnm的膜厚度而形成。 此外，通过共沉积具有下面的式(3)的化合物和富勒烯C60使得C60的组成是80%，形成光 电转换层12，使其具有400nm的膜厚度。包括在光电转换层中的C60的电子亲合势Ea为Ea =4. 2eV，并且形成电荷阻挡层15a的式⑵化合物的电离电位Ip是Ip = 5. 2eV。因此， Δ1 = l.OeV，并且具有此构造的光电转换器件可以有效抑制暗电流。而且，形成电荷阻挡 层15a的具有式(2)的化合物的电子亲合势Ea是Ea = 1. 9eV，且形成像素电极104的TiN 的功函是4. 5eV。因此，Δ 2 = 2. 6eV。因此，在具有此构造的光电转换器件中，电子从像素电 极104至光电转换层12’注入受到抑制。在上述沉积工艺中，真空度等于或低于IX 10_4pa， 且采用布置在基板上面上的第一金属掩模，将电荷阻挡层15a和光电转换层12’形成在第 一区域(参见图1)中。此外，通过使用大气光电光谱仪(由Riken Keiki Co.，Ltd.制造 的AC-2)测量每层的功函和Ip。通过从相应层的光谱吸收获得吸收边沿的能量Eg并且从 相应层的Ip值减去Eg值，以计算每层的Ea(Ea = Ip-Eg)。[化学式2]
权利要求
1.一种摄像器件，所述摄像器件包含多个第一电极，所述第一电极被设置在二维空间中的基板的上面上，其中在所述第一 电极中的一个和与所述这个第一电极相邻的另一个第一电极之间插入有预定间隙；第二电极，所述第二电极被布置成紧邻于在所述第一电极中被布置在最外侧上的第 一电极，其中在所述布置在最外侧上的第一电极和所述第二电极之间插入有所述的预定间 隙；第三电极，所述第三电极同时面对所述多个第一电极和所述第二电极；光电转换层，所述光电转换层被设置在所述多个第一电极和所述第二电极和所述第三 电极之间；多个信号读取部，所述信号读取部被连接到所述多个第一电极上，并且读出与在所述 光电转换层中产生并且被移动到所述多个第一电极的电荷对应的信号；和至少一个电势调节部，所述电势调节部连接到所述第二电极上并且调节所述第二电极 的电势，使得根据在所述光电转换层中产生并且被移动到所述第二电极的电荷确定的所述 第二电极的电势不超过预定的范围。
2.根据权利要求1所述的摄像器件，其中用于读出与在所述光电转换层中产生并且被 移动到所述第二电极的所述电荷对应的信号的读取部没有连接到所述第二电极上。
3.根据权利要求1所述的摄像器件，其中所述信号读取部中的每一个均包括MOS晶体管电路，所述MOS晶体管电路包括复 位晶体管，所述复位晶体管被构造成使所述第一电极的电势复位；和输出晶体管，所述输出 晶体管被构造成输出与在所述光电转换层中产生并且被移动至所述第一电极的空穴对应 的电压信号，其中所述MOS晶体管电路的每个晶体管均是η-沟道MOS晶体管，并且其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电转换 层中产生并且被移动到所述第二电极的空穴确定的所述第二电极的电势不超过阈值。
4.根据权利要求1所述的摄像器件，其中所述信号读取部中的每一个均包括MOS晶体管电路，所述MOS晶体管电路包括复 位晶体管，所述复位晶体管被构造成使所述第一电极的电势复位；和输出晶体管，所述输出 晶体管被构造成输出与在所述光电转换层中产生并且被移动至所述第一电极的电子对应 的电压信号，其中所述MOS晶体管电路的每个晶体管均是ρ-沟道MOS晶体管，并且其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电转换 层中产生并且被移动到所述第二电极的电子确定的所述第二电极的电势不低于阈值。
5.根据权利要求2所述的摄像器件，其中所述信号读取部中的每一个均包括MOS晶体管电路，所述MOS晶体管电路包括复 位晶体管，所述复位晶体管被构造成使所述第一电极的电势复位；和输出晶体管，所述输出 晶体管被构造成输出与在所述光电转换层中产生并且被移动至所述第一电极的空穴对应 的电压信号，其中所述MOS晶体管电路的每个晶体管均是η-沟道MOS晶体管，并且其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电转换层中产生并且被移动到所述第二电极的空穴确定的所述第二电极的电势不超过阈值。
6.根据权利要求2所述的摄像器件，其中所述信号读取部中的每一个均包括MOS晶体管电路，所述MOS晶体管电路包括复 位晶体管，所述复位晶体管被构造成使所述第一电极的电势复位；和输出晶体管，所述输出 晶体管被构造成输出与在所述光电转换层中产生并且被移动至所述第一电极的电子对应 的电压信号，其中所述MOS晶体管电路的每个晶体管均是ρ-沟道MOS晶体管，并且 其中所述的至少一个电势调节部调节所述第二电极的电势，使得根据在所述光电转换 层中产生并且被移动到所述第二电极的电子确定的所述第二电极的所述电势不低于阈值。
7.根据权利要求1至6中任何一项所述的摄像器件，其中所述的至少一个电势调节部 是直接连接所述第二电极和电源的配线。
8.根据权利要求1至6中任何一项所述的摄像器件，其中所述的至少一个电势调节部 是连接到所述第二电极上的二极管连接的晶体管。
9.根据权利要求1至6中任何一项所述的摄像器件，其中所述的至少一个电势调节部 是连接到所述第二电极上的二极管。
10.根据权利要求1至6中任何一项所述的摄像器件，其中所述的第一电极和所述第二电极被布置成四边形格子形状，并且 其中以所述四边形格子形状布置的所述电极中，将位于最外侧上的所述电极配置为所 述第二电极，并且将其它的电极配置为所述第一电极。
11.根据权利要求1至6中任何一项所述的摄像器件，其中所述的第二电极由连续形成 以包围所述的多个第一电极的一个电极构成。
12.根据权利要求1至6中任何一项所述的摄像器件， 其中所述的光电转换层含有有机材料，并且其中所述的预定间隙等于或小于3 μ m。
13.一种摄像装置，所述摄像装置包含根据权利要求1至6中任何一项所述的摄像器件。
全文摘要
本发明公开了摄像器件和摄像装置，摄像器件包括多个被设置在二维空间中的基板的上面上的具有预定间隙的第一电极，第二电极，同时面对多个第一电极和第二电极的第三电极，被设置在多个第一电极和第二电极和第三电极之间的光电转换层，多个信号读取部，至少一个电势调节部。第二电极被布置成紧邻于被布置在最外侧上的第一电极上，其中布置在最外侧上的第一电极和第二电极之间插入有预定间隙。多个信号读取部被连接到多个第一电极上，并且读出与在电转换层中产生并且被移动到多个第一电极的电荷对应的信号。至少一个电势调节部连接到第二电极上并且调节第二电极的电势，使得根据在光电转换层中产生的并且被移动到第二电极的电荷确定的第二电极的电势不超过预定的范围。
文档编号H04N5/225GK102005463SQ201010271200
公开日2011年4月6日 申请日期2010年9月1日 优先权日2009年9月1日
发明者后藤崇 申请人:富士胶片株式会社