专利名称：摄像器件和摄像装置的制作方法
技术领域：
本发明涉及摄像器件和摄像装置，更具体地，涉及列读出型固体摄像器件和具有该摄像器件的摄像装置。
背景技术：
近年来，由于在用于将进入至例如数码照相机中的光转换成电信号并将该经过转换后的图像信号输出的固体摄像器件中像素数量的增加以及更高的帧率，快速读出技术已经变得重要起来。这样的能够快速读出的固体摄像器件中的其中一种是金属氧化物半导体(Metal Oxide Semiconductor, M0S)型图像传感器(例如参照日本专利特许公报第 2005-328135 号和第 2005-311487 号)。MOS型图像传感器能够通过与互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)集成电路的工艺相同的工艺来制造。因此，在MOS型图像传感器中，能够将适用于把每个像素的电荷转换成电信号并对每一列的经转换后的电信号进行处理的模拟电路与逻辑电路及其他电路混装在同一芯片中。以这种方式制造的MOS型图像传感器能够对分别从各列中的一列读出的电信号进行并行地处理，因此能够提高读出速度。图11图示了例如在日本专利特许公报第2005-328135号和第2005-311487号中记载的传统的列读出型固体摄像器件(图像传感器)的示意性结构。固体摄像器件500包括像素阵列部1和电流源电路部501。像素阵列部1具有以矩阵形式布置的多个像素10。 电流源电路部501对用于从各个像素10中读出电信号的读出操作进行控制。应当注意的是，电流源电路部501包括多个电流源电路502且每一列都设置有一个电流源电路502。固体摄像器件500还包括垂直驱动电路3、列读出电路4和电流控制电路5。电流控制电路5 对电流源电路部501的操作进行控制。各电流源电路502通常包括单级的MOS场效应晶体管(M0S Field-Effect Transistor, M0SFET) 503 (下文中称作电流源503)。应当注意的是，图11所示的例子是使用适用于引出电流的负沟道型金属氧化物半导体(Negative channel Metal Oxide Semiconductor,NM0S)晶体管作为电流源503。应当注意的是，流过电流源电路502的电流 (即，从电流源503的漏极电极流向电流源503的源极电极的电流)是由电流源503的栅极电极的电位与电流源503的源极电极的电位之间的电位差Vgs决定的。应当注意的是， 下文中将MOS晶体管的栅极电极、源极电极和漏极电极简称为MOS晶体管的栅极、源极和漏极。
每个电流源503的栅极电位Vgate是经由设置成被各电流源电路502共用的栅极电位供给线SL而提供的。在图11所示的示例中，栅极电位Vgate是从设置在栅极电位供给线SL —端处的电流控制电路5提供的。应当注意的是，没有电流流过栅极电位供给线SL。 因此，每个电流源503的栅极电位Vgate是恒定的。每个电流源503的源极电位VSS是经由设置成被各电流源电路502共用的地线GL 而提供的。在图11所示的示例中，地线GL的两端都接地。源极电位VSS是从地线GL的两端提供的。应当注意的是，地线GL被用来将从各电流源503的漏极弓I出至源极的电流I (列电流)馈送给各列的两侧。如上所述，在图11所示的传统的固体摄像器件500中，为像素阵列部1的各列(垂直信号线VL)设置了由像素10中的放大晶体管14和电流源电路502中的电流源503组成的源极跟随电路。该源极跟随电路将通过各像素10转换得到的像素信号(电信号)传输至列读出电路4。这时，通过从各列中同时读出像素信号并且并行处理这些信号，从而使得快速处理成为可能。如上所述，在图11所示的固体摄像器件500中，能够通过从各列中同时读出像素信号并且并行处理这些信号从而进行快速处理。然而，这样的读出带来了下面的问题。下面将参照图12A和图12B更具体地说明这个问题。应当注意的是，图12A是图示了在读出像素信号(电信号)的过程中地线GL上的列位置与各电流源503的栅极电位Vgate及源极电位VSS之间关系的电位分布图。另一方面，图12B是图示了地线GL上的列位置与从各电流源503流出的列电流I之间关系的电流分布图。应当注意的是，图11、图12A和图12B中的附图标记Vgs(m)和I (m)分别表示位于地线GL的延伸方向上的中央处的电流源503的栅极与源极间电位差Vgs和由该电流源 503提供的列电流I。此外，附图标记Vgs (r)和I(r)分别表示位于地线GL的右端附近的电流源503的栅极与源极间电位差Vgs和由该电流源503提供的列电流I。另外，参考标记 Vgs(I)和I(I)分别表示位于地线GL的左端附近的电流源503的栅极与源极间电位差Vgs 和由该电流源503提供的列电流I。在图11所示的固体摄像器件500中，从各电流源电路502流出的列电流I流入地线GL的两侧。此时，由于地线GL的导线电阻R因而在该地线GL中产生了电压降(下文中称为IR降)，由此根据各电流源503的位置(列位置)改变了该电流源503的源极电位 VSS。更具体地，电流源503的源极电位VSS在地线GL的中央附近达到峰值，并朝着地线GL的两侧逐渐降低。也就是说，提供给位于地线GL中央附近的电流源503的源极电位 VSS相对于提供给位于地线GL两端的电流源503的源极电位VSS是浮起的。另一方面，通过栅极电位供给线SL向电流源503的栅极供给了栅极电位Vgate。 然而，没有电流流过栅极电位供给线SL。因此，如图12A中的特性曲线506所示，不管地线 GL上的列位置如何，所有电流源503的栅极电位Vgate都是恒定的。因此，各电流源电路502中的电流源503的栅极与源极间电位差Vgs在地线GL的中央附近是最低的。于是，如图12B中的特性曲线507所示，由各电流源电路502中的电流源503的栅极与源极间电位差Vgs决定的电流I在地线GL的中央附近是最小的，并且朝着地线GL的两侧逐渐增大。
如果由于IR降因而使得地线GL中央附近的列电流I低于地线GL的两侧处的列电流I，那么在地线GL的中央附近进行读出时的操作裕度就低于在地线GL两侧进行读出时的操作裕度。这就导致了列读出电路4的读出精度降低。上述IR降的问题的一种可能解决办法是强化地线GL。例如，可以通过加粗地线 GL来强化该地线GL，或者可以借助于一些引线让地线GL在沿着该地线GL路径的多个位置处接地来强化该地线GL。然而，这些技术都会导致地线GL的更大布局尺寸。如果对芯片尺寸有所限制，那么芯片中能够用来形成地线GL的面积就会受到限制。因此，即使强化了地线GL，也不可能使IR降的影响完全最小化。IR降的问题的另一种可能解决办法是在考虑了地线GL中的IR降的前提下增大流入至各电流源电路502中的电流量，以便保证在地线GL的中央附近的操作裕度。然而，这种被设计成提供了具有固定裕度的电流源503的方案由于小的IR降因而会导致在能够获得足够的操作裕度的地线GL两端处产生不必要的电力消耗。另外，近年来已经看到随着像素数量的增加，列的数量也在增加，这就使得难以将上述IR降最小化。
发明内容
鉴于上述问题，本发明的目的是期望提供能够解决IR降的问题、使布局尺寸的增大最小化并且保证电力消耗降低的摄像器件和摄像装置。本发明的实施例提供了一种摄像器件。所述摄像器件包括像素阵列部、第一电流源、第一地线、第一开关、第一电容元件、第二开关和电流控制电路。上述各组件按照下面的方式进行配置并发挥作用。所述像素阵列部具有沿着行方向和列方向以矩阵形式布置的多个像素，还具有用于从所述多个像素读出像素信号的多条读出信号线。所述第一电流源包括MOS晶体管，且所述第一电流源与各条所述读出信号线对应设置着。所述第一地线被提供有由所述第一电流源产生的电流。所述第一开关设置在所述第一电流源的漏极与对应的所述读出信号线之间，从而以接通和断开的方式控制流过所述第一电流源的电流。所述第一电容元件设置在所述第一电流源的栅极与所述第一电流源的源极之间，用于使所述第一电流源的栅极电位升高至预定电位和/或将所述第一电流源的栅极电位保持为所述预定电位。所述第二开关用于开始和停止对所述第一电容元件的充电。所述电流控制电路在第一期间内使所述第一开关处于断开状态并使所述第二开关处于导通状态，在所述第一期间内是对所述第一电容元件充电。所述电流控制电路在第二期间内使所述第一开关处于导通状态并使所述第二开关处于断开状态，在所述第二期间内是将所述像素信号读出。本发明的实施例还提供了一种摄像装置。所述摄像装置包括本发明所述摄像器件的像素阵列部而且还包括光学系统和电流源电路部。所述光学系统用于获取被摄物体光并在所述像素阵列部的摄像面上形成图像。所述电流源电路部包括本发明所述摄像器件的第一电流源、第一地线、第一开关、第一电容元件、第二开关和电流控制电路。在本发明的实施例中，从所述第一电流源流向所述第一地线的电流在所述第一期间内被终止，因此使所述第一电流源的栅极电位升高至预定电位和/或将该栅极电位保持为所述预定电位。在所述第二期间内，允许电流从所述第一电流源流向所述第一地线。因此在所述第二期间内，与过去一样在所述第一地线中产生IR降，于是所述第一电流源的源极电位根据在所述第一地线上的位置而变化。然而在本发明中，所述第一电流源的栅极在所述第二期间内处于浮置状态。因此，栅极电位与源极电位一样地根据所述第一地线上的位置而变化，由此抵消了 IR降的影响。结果，在所述第二期间(即像素信号读出期间)内， 无论所述第一地线上的位置如何，所述第一电流源的栅极与源极间电位差都是恒定的。所以无论所述第一地线上的位置如何，从所述第一电流源流向所述第一地线的电流也是恒定的。如上所述，在本发明中，在所述第二期间(即像素信号读出期间)内，无论所述第一地线上的位置如何，从所述第一电流源流向所述第一地线的列电流都是恒定的。这使得本发明能够解决上述IR降的问题。此外，即使在地线中产生了 IR降的情况下，本发明也能够抵消IR降的影响。因此，本发明在设计地线布局的过程中不需要考虑IR降的影响，从而在地线布局的设计上提供了更高的自由度并且确保了更小的布局尺寸。另外，本发明不需要像过去那样由于考虑到IR降的影响因而使不需要的列电流流入到电流源电路中，因此保证了电力消耗的降低。
图1是本发明第一实施例的固体摄像器件的示意性结构图。图2是本发明第一实施例的固体摄像器件中的读出操作的时序图。图3A至图3C是图示了本发明第一实施例的固体摄像器件中地线上的列位置与电流源的栅极电位及电流源的源极电位之间的关系的电压分布图，以及图示了本发明第一实施例的固体摄像器件中列位置与列电流之间的关系的电流分布图。图4是本发明第二实施例的固体摄像器件的示意性结构图。图5是本发明第二实施例的固体摄像器件中的读出操作的时序图。图6A至图6C是图示了本发明第二实施例的固体摄像器件中地线上的列位置与电流源的栅极电位及电流源的源极电位之间的关系的电压分布图，以及图示了本发明第二实施例的固体摄像器件中列位置与列电流之间的关系的电流分布图。图7是本发明第三实施例的固体摄像器件的示意性结构图。图8是本发明第三实施例的固体摄像器件中的读出操作的时序图。图9A至图9C是图示了本发明第三实施例的固体摄像器件中地线上的列位置与电流源的栅极电位及电流源的源极电位之间的关系的电压分布图，以及图示了本发明第三实施例的固体摄像器件中列位置与列电流之间的关系的电流分布图。图10是使用了本发明实施例摄像器件的摄像装置的示意性结构框图。图11是传统的固体摄像器件的示意性结构图。图12A和图12B分别是图示了传统的固体摄像器件中地线上的列位置与电流源的栅极电位及电流源的源极电位之间的关系的电压分布图，以及图示了传统的固体摄像器件中列位置与列电流之间的关系的电流分布图。
具体实施例方式下面将参照附图对本发明实施例的摄像器件以及具有该摄像器件的摄像装置的结构示例进行说明，说明将会按照如下的顺序进行。应当理解的是，本发明不限于这些示例。1.第一实施例(固体摄像器件的基本结构示例)2.第二实施例3.第三实施例4.各种变形例5.第四实施例(摄像装置的结构示例)1.第一实施例(固体摄像器件的基本结构示例)固体摄像器件的总体结构图1图示了第一实施例的列读出型图像传感器(固体摄像器件)的示意性结构。固体摄像器件100 (摄像器件)包括像素阵列部1、电流源电路部2、垂直驱动电路 3、列读出电路4(读出电路)和电流控制电路5。这些组件形成在未图示的同一个半导体基板(芯片)上。像素阵列部1具有沿着行(图1中为水平的)方向和列(图1中为垂直的)方向以矩阵形式布置的多个像素10。应当注意的是，稍后会说明像素10(单位像素)的具体结构。另外，在像素阵列部1中，对于以矩阵形式布置的像素10来说，沿行方向的每一行中都设有一条电源线PL和多条像素驱动线(图1中的DLl DL3)。电源线PL提供电源电位VD。各条像素驱动线分别提供驱动信号(图1中的Vt、Vr和Vs)。上述电源线和各条像素驱动线的一端连接至垂直驱动电路3的对应输出端。另外，在像素阵列部1中，对于以矩阵形式布置的像素10来说，沿列方向的每一列中形成有垂直信号线VL(读出信号线)。各条垂直信号线VL的一端连接至列读出电路4的对应输出端。从被垂直驱动电路3扫描并选择的一个像素10中输出的信号(模拟电信号)经由对应的垂直信号线VL被提供给列读出电路4。电流源电路部2包括多个电流源电路20，且与每条垂直信号线VL对应地设有一个电流源电路20。在从各像素10读出电信号的期间内电流源电路部2保持电流恒定。应当注意的是，稍后会说明电流源电路20的具体结构。另一方面，图1中已经描述了这样的示例该示例中，电流源电路20与以矩阵形式布置的像素10的各列对应设置着。然而，本发明不限于此。如果多个像素列共用一条垂直信号线VL，那么每一个电流源电路20与每一条被多个像素列共用的垂直信号线VL对应设置着。垂直驱动电路3具有包括例如移位寄存器或地址解码器的电路(未图示)，从而按行依次对将要被读出信号的像素10进行选择和扫描。垂直驱动电路3还具有用于向被扫描以进行读出的行中的像素10提供各种驱动信号(图1中的Vt、Vr和Vs)的电路(未图示)°列读出电路4具有AD (模拟数字)转换器(未图示)，该AD转换器用于从被垂直驱动电路3选择和扫描的行中的像素10读出模拟电信号并将该模拟信号转换成数字信号。 列读出电路4还具有选择电路(未图示)，各选择电路包括例如移位寄存器或地址解码器以依次选择和扫描各列之中的一列中的AD转换器。
8
电流控制电路5控制电流源电路部2的操作，并在读出操作的期间内向电流源电路部2提供各种驱动信号(图1中的si、s2和Vgate)。像素结构如图1所示，各像素10包括光电转换元件11、传输晶体管12、复位晶体管13、放大晶体管14和选择晶体管15。应当注意的是，尽管在本实施例中构成像素10的全部四个晶体管均图示为N型MOS晶体管，但本发明不限于此。可以适当改变各晶体管的导电类型(N 型或P型)以及晶体管的导电类型的组合。电源线PL设置成被处于同一行中的多个像素10共用，从而向复位晶体管13的漏极和放大晶体管14的漏极提供电源电位VD。另外，传输线DLl设置成被处于同一行中的多个像素10共用，从而向传输晶体管12的栅极提供传输脉冲Vt。此外，复位线DL2设置成被处于同一行中的多个像素10共用，从而向复位晶体管13的栅极提供复位脉冲Vr。另外，选择线DL3设置成被处于同一行中的多个像素10共用，从而向选择晶体管15的栅极提供选择脉冲Vs。光电转换元件11包括例如光电二极管PD，从而将所接收到的光转换成电荷量与光强度相当的光电荷(在本例中是光电子)。另一方面，光电二极管PD的阳极电极与负电源(例如，地)连接。光电二极管PD的阴极电极通过传输晶体管12与放大晶体管14的栅极电连接。应当注意的是，下文中把光电二极管PD的阴极电极与放大晶体管14的栅极电连接处的节点称为浮动扩散(floating diffusion, FD)部。传输晶体管12设置在光电二极管PD的阴极电极与FD部之间，并且传输晶体管12 的栅极连接至对应的传输线DLl。当通过传输线DLl向传输晶体管12的栅极施加高电平传输脉冲Vt时，传输晶体管12导通，从而将通过光电二极管PD的光电转换而获得的光电荷传输到FD部。复位晶体管13设置在FD部与电源线PL之间，并且复位晶体管13的漏极连接至电源线PL，复位晶体管13的源极连接至FD部，而复位晶体管13的栅极连接至对应的复位线DL2。当通过复位线DL2向复位晶体管13的栅极施加高电平复位脉冲Vr时，复位晶体管13导通。该操作是在将信号电荷从光电二极管PD传输到FD部之前进行的。这一操作的结果是，将FD部的电荷转移到电源线PL中，从而使FD部复位。放大晶体管14设置在电源线PL与选择晶体管15之间，并且放大晶体管14的漏极连接至电源线PL，放大晶体管14的源极连接至选择晶体管15，放大晶体管14的栅极连接至对应的FD部。在FD部被复位晶体管13复位之后，放大晶体管14将FD部的电位作为复位信号(复位电平)输出。另外，在通过传输晶体管12向FD部传输信号电荷之后，放大晶体管14将FD部的电位作为光累积信号(像素电平)输出。选择晶体管15设置在放大晶体管14与垂直信号线VL之间，并且选择晶体管15的漏极连接至放大晶体管14，选择晶体管15的源极连接至垂直信号线VL，选择晶体管15的栅极连接至对应的选择线DL3。当通过选择线DL3向选择晶体管15的栅极施加高电平选择脉冲Vs时，选择晶体管15导通，因此使得能够对像素10进行选择。选择晶体管15将当选择了像素10时从放大晶体管14输出的像素信号传递给垂直信号线VL。应当注意的是，选择晶体管15的设置位置不限于图1中所示示例中的位置。选择晶体管15可以设置在电源线PL与放大晶体管14的漏极之间。
在如上所述配置而成的像素10中，通过设置在垂直信号线VL与基准电位节点 (例如，地)之间的电流源电路20将每一列的经过放大晶体管14放大的像素信号(电压信号)读出至垂直信号线VL。应当注意的是，尽管图1中说明的是各像素10包括四个晶体管的示例，但本发明不限于此。能够以任意方式来配置像素10，只要在像素10中累积的电荷能够被输出到与各列对应设置的垂直信号线VL中即可。例如，可以将单个晶体管同时作为放大晶体管14和选择晶体管15，这样各像素10就包括三个晶体管。电流源电路的结构如图1所示，各电流源电路20包括电流源21 (第一电流源)、第一开关22和第二开关23以及电容元件24 (第一电容元件)。另外，栅极电位供给线SL和地线GL (第一地线) 设置成被各电流源电路20共用。栅极电位供给线SL向电流源21提供栅极电位Vgate。地线GL向电流源21提供源极电位VSS。另外，第一控制线CLl和第二控制线CL2设置成被各电流源电路20共用。第一控制线CLl将第一控制脉冲si提供给第一开关22。第二控制线 CL2将第二控制脉冲s2提供给第二开关23。电流源21包括N型MOS晶体管。电流源21的栅极连接至第二开关23的源极以及电容元件24的一个电极。电流源21的漏极连接至第一开关22的源极，并且电流源21 的源极连接至地线GL。从电流源21流向地线GL的列电流1(饱和电流)是由电流源21的栅极电位Vg与电流源21的源极电位VSS之间的电位差Vgs决定的。第一开关22包括N型MOS晶体管。第一开关22的漏极连接至对应的垂直信号线 VL，第一开关22的源极连接至电流源21的漏极，并且第一开关22的栅极连接至第一控制线CLl。从垂直信号线VL向电流源21的漏极电极供给的电流是通过第一开关22的开/关操作来控制的。应当注意的是，当向第一开关22的栅极施加高电平第一控制脉冲si时，第一开关22导通。第二开关23包括N型MOS晶体管。第二开关23的漏极连接至栅极电位供给线SL， 第二开关23的源极连接至电容元件24的一个电极，并且第二开关23的栅极连接至第二控制线CL2。当向第二开关23的栅极施加高电平第二控制脉冲s2时，第二开关23导通。电容元件24设置在第二开关23的源极与地线GL之间。电容元件24的一个电极与第二开关23的源极及电流源21的栅极连接，电容元件24的另一个电极与地线GL连接。 电容元件24被设置用来升高或保持电流源21的栅极电位。电容元件24的充电是通过第二开关23的开/关操作来控制的。在如上所述配置而成的固体摄像器件100中，与像素阵列部1的各列(垂直信号线VL)对应地设置了由像素10中的放大晶体管14和电流源21构成的源极跟随电路。该源极跟随电路使得由各像素10转换的像素信号(电信号)能够被传输至列读出电路4。应当注意的是，尽管图1中已经介绍了第一开关22和第二开关23都包括N型MOS 晶体管的示例，但本发明不限于此。可以适当地改变各晶体管的导电类型(N型或P型)以及晶体管的导电类型的组合。固体摄像器件的读出操作下面将参照图2以及图3A至图3C对本实施例的固体摄像器件100的读出操作进行具体说明。图2是在读出操作的期间内提供给各电流源电路20的第一控制脉冲si和第二控制脉冲s2的时序图。然而应当注意的是，图2图示的是在一行的读出期间(单个读出期间)内的时序图，并且图2中所示的重复周期对应于一行的读出期间。另一方面，图3A是图示了在图2所示的期间1内，地线GL上的列位置与电流源21 的栅极电位Vg及电流源21的源极电位VSS之间的关系的电位分布图。图3B是图示了在图2所示的期间2内，地线GL上的列位置与电流源21的栅极电位Vg及电流源21的源极电位VSS之间的关系的电位分布图。应当注意的是，图3A和图3B所示的特性图的水平轴代表地线GL上的列位置，而这些特性图的垂直轴代表电位。另外，图3C是图示了在图2所示的期间2内，地线GL上的列位置与从电流源21提供给地线GL的列电流I之间的关系的电流分布图。应当注意的是，图3C中所示的特性图的水平轴代表地线GL上的列位置，而该特性图的垂直轴代表电流值。在本实施例中，如图2所示，将一行的读出期间划分为两个期间(期间1和期间 2)，在期间1 (第一期间)内使电流源21的栅极电位Vg升高和/或保持(采样并保持)该栅极电位，并且在期间2(第二期间)内读出像素信号。应当注意的是，在例如考虑了各种因素的前提下适当地设定期间1的长度，这些因素包括读出速度、每次读出时从电容元件24 漏出的电荷量以及一次读出期间的规范等。另一方面，在读出动作的初始阶段中，电容元件未充电。因此，在读出动作开始后不久，优选的是将期间1设定得较长。应当注意的是，电容元件24 —旦被充电，从那时起电荷的泄漏量就不明显了。因此，在除了初始阶段以外的时期，可以将期间1设定得较短。首先，如图2所示，在期间1内，电流控制电路5向第一控制线CLl提供低电平第一控制脉冲si。这就使第一开关22断开，因此使流过电流源电路20的电流终止。另外，在期间1内，电流控制电路5向第二控制线CL2提供高电平第二控制脉冲s2。这就使第二开关23导通，因此对电容元件24进行充电并且使电流源21的栅极电位升高到电位Vgate和 /或将电流源21的栅极电位保持为这一电位水平。在期间1内，没有列电流I从各电流源电路20流向地线GL。因此，如图3A中的特性曲线101所示，无论地线GL上的列位置如何，各电流源21的源极电位VSS都是恒定的。 另外，如图3A中的特性曲线102所示，在期间1内，无论地线GL上的列位置如何，各电流源 21的栅极电位Vg恒定为电位Vgate。因此，无论地线GL上的列位置如何，各电流源21的栅极与源极之间的电位差Vgs都是恒定的。接着，继期间1之后当期间2开始时，电流控制电路5向第一控制线CLl提供高电平第一控制脉冲si。这就使第一开关22导通，从而使得电流流入到电流源电路20中。此时，由各电流源21的栅极与源极间的电位差Vgs决定的列电流从各电流源电路20流入到地线GL中。另外，在期间2内，电流控制电路5向第二控制线CL2提供低电平第二控制脉冲 s2。这就使第二开关23断开，从而使得电流源21的栅极处于浮置状态。如上所述，在期间2内有列电流I流过地线GL，由此产生了 IR降。因此，如图3B 中的特性曲线103所示，在期间2内，源极电位VSS在地线GL上的分布相对于列位置(水平轴)是呈弓形的，且电流源21的源极电位VSS在位于地线GL中央处的列的附近达到峰值。也就是说，在期间2内，在位于地线GL中央处的列的附近的电流源21的源极电位VSS 相对于在位于地线GL两端处的列中的源极电位VSS是浮起的。
然而应当注意的是，如上所述在期间2内电流源21的栅极是处于浮置状态，并且电流源21的源极和栅极通过电容元件24而连接在一起。在此情况下，如果电流源21的源极电位VSS发生变化，则电流源21的栅极电位Vg也与源极电位VSS变化得一样多。更具体地，如果电流源21的源极电位VSS由于IR降而升高，则该电流源21的栅极电位Vg与源极电位VSS升高得一样多。也就是说，如果在期间2内由于IR降而使在位于中央处的列的附近的电流源21 的源极电位VSS升高，则在该列处的该电流源21的栅极电位Vg也升高了。因此，如图3B中的特性曲线104(Vgate (S/H))所示，在期间2内电流源21的栅极电位Vg的分布也是呈弓形的，且该栅极电位Vg在位于中央处的列的附近达到峰值。因此，无论地线GL上的列位置如何，电流源21的栅极与源极间的电位差Vgs都是恒定的。如图3C中的特性曲线105所示，从各电流源21流到地线GL的列电流I也是恒定的。因此，在期间2内，即在读出期间内，使电流源21的栅极处于浮置状态，由此抵消了 IR降的影响。如上所述，无论电流源21的列位置如何，且不管是在期间1内还是在期间2内，本实施例的电流源电路20都保持着电流源21的栅极与源极间的电位差Vgs基本恒定。这使得无论列位置如何，本实施例的电流源电路20都能够使流入到地线GL中的列电流I保持恒定。也就是说，本实施例提供了与地线GL上的上述IR降无关的恒定电流源，因此不管列位置如何都能够以高精度稳定地产生所需的列电流。因此，本实施例的固体摄像器件100 最小化了由于地线GL上的IR降因而导致的操作裕度的减少，从而提供了列读出电路4的更好读出精度。另外，因为无论列位置如何都能够保持流入到地线GL中的列电流I是恒定的，所以本实施例不需要让不必要的电流流向位于地线GL两端附近的电流源电路20，从而解决了过去存在的IR降的问题。因此，本实施例有助于降低固体摄像器件100的电力消耗。另一方面，在本实施例中，与传统的结构不同的是，必须提供用于形成电流源电路 20中的新开关和电容元件的空间。然而，本发明不需要考虑IR降的影响，因此例如在地线 GL的布局设计上提供了相比于过去更高的自由度(更高的布局效率)。因此，相比于传统的对地线GL的强化，本实施例有助于实现更小芯片尺寸的固体摄像器件100。应当注意的是，如同本实施例中那样设置在电流源21的栅极与源极之间的电容元件24加强了该电流源21的栅极与源极间的结合。这保证了更有效地抵消IR降。2.第二实施例在第一实施例中，在期间1内没有列电流I流动。因此，尽管第一实施例提供了低的电力消耗，但读出操作是间断进行的。在从期间1切换到期间2的过程中或者从期间2 切换到期间1的过程中，在电流发生显著变化的情况下，可能产生噪声。另外，在没有列电流I流动的期间1内，像素10内的放大晶体管14可能会将垂直信号线VL的电位提升。在此情况下，在垂直信号线VL的电位收敛于所期望的电位水平之前需要额外的时间量，这可能会导致更长的像素信号读出时间。在本实施例中，将对被设计成能够解决这一问题的结构示例进行说明。固体摄像器件的整体结构图4图示了第二实施例的固体摄像器件的示意性结构。应当注意的是，图4中所示本实施例的固体摄像器件200的与图1中所示第一实施例的固体摄像器件100的组件相同的组件用相同的附图标记表示。固体摄像器件200包括像素阵列部1、电流源电路部6、垂直驱动电路3、列读出电路4和电流控制电路5。这些组件形成在未图示的同一个半导体基板(芯片)上。除了电流源电路部6以外，固体摄像器件200是按照与第一实施例中的固体摄像器件100相同的方式进行配置的。因此，这里将仅说明电流源电路部6的结构。应当注意的是，电流源电路部6包括多个电流源电路30，且与每条垂直信号线VL 对应地设有一个电流源电路30。电流源电路的结构如图4所示，各电流源电路30包括第一电流源31、第一开关32和第二开关33、电容元件34(第一电容元件)、第二电流源35以及第三开关36。栅极电位供给线SL设置成被各电流源电路30共用。栅极电位供给线SL向第一电流源31和第二电流源35提供栅极电位Vgate。另外，第一地线GLl和第二地线GL2设置成被各电流源电路30共用。第一地线GLl向第一电流源31提供源极电位VSS。第二地线GL2向第二电流源35提供源极电位VSS sub.应当注意的是，第一地线GLl与第二地线 GL2平行布置着且它们的两端均接地。另外，第一控制线CLl和第二控制线CL2设置成被各电流源电路30共用。第一控制线CLl向第一开关32提供第一控制脉冲Si。第二控制线CL2向第二开关33提供第二控制脉冲s2。另外，第三控制线CL3设置成被各电流源电路30共用。第三控制线CL3向第三开关36提供第三控制脉冲S3。应当注意的是，本实施例的每个电流源电路30中的第一电流源31、第一开关32和第二开关33以及电容元件34是按照与第一实施例(图1)的每个电流源电路20中的相应组件(即，第一电流源21、第一开关22和第二开关23以及电容元件24)相同的方式配置的。另外，本实施例的栅极电位供给线SL、第一地线GL1、第一控制线CLl和第二控制线CL2 也是按照与第一实施例(图1)的相应线路(即，栅极电位供给线SL、地线GL、第一控制线 CLl和第二控制线CL2)相同的方式配置的。也就是说，本实施例的电流源电路30除了包括第一实施例中所述的电流源电路 20外还包括由第二电流源35和第三开关36构成的辅助电路、第三控制线CL3和第二地线 GL2。在本实施例中，设置有由第二电流源35和第三开关36构成的辅助电路，从而如稍后所述即使在期间1内也有列电流I流动。第二电流源35包括N型MOS晶体管。第二电流源35的栅极连接至栅极电位供给线SL，第二电流源35的漏极连接至第三开关36的源极，并且第二电流源35的源极连接至第二地线GL2。从第二电流源35流向第二地线GL2的列电流(饱和电流)是由第二电流源 35的栅极与源极间的电位差来决定的。第三开关36包括N型MOS晶体管。第三开关36的漏极连接至垂直信号线VL，第三开关36的源极连接至第二电流源35的漏极，并且第三开关36的栅极连接至第三控制线 CL3。从垂直信号线VL流向第二电流源35的电流是通过第三开关36的开/关(导通/断开)操作来控制的。应当注意的是，当向第三开关36的栅极施加高电平第三控制脉冲s3 时，第三开关36导通。
应当注意的是，尽管在图4中已经说明了第一电流源31、第一开关32、第二开关 33、第二电流源35以及第三开关36全都包括的是N型MOS晶体管的示例，但本发明不限于此。可以适当地改变各MOS晶体管的导电类型(N型或P型)以及MOS晶体管的导电类型的组合。另一方面，在本实施例中，只需要减小从期间1切换至期间2的过程中或者从期间 2切换至期间1的过程中的电流变化。因此，在期间1内流过第二电流源35的列电流可以不同于在期间2内流过第一电流源31的列电流。因此，可以将第二电流源35设置得不同于第一电流源31 (例如，不同的沟道尺寸)。或者，可以将第二地线GL2设置得不同于第一地线GLl。固体摄像器件的读出操作下面将参照图5以及图6A至图6C对本实施例的固体摄像器件200的读出操作进行具体说明。图5是在读出操作的期间内提供给各电流源电路30的第一控制脉冲Si、第二控制脉冲s2和第三控制脉冲s3的时序图。然而应当注意的是，图5图示的是在一行的读出期间(单个读出期间)内的时序图，并且图5中所示的重复周期对应于一行的读出期间。另一方面，图6A是图示了在图5所示的期间1内各地线GL上的列位置与各电流源的栅极电位及各电流源的源极电位之间的关系的电位分布图。图6B是图示了在图5所示的期间2内第一地线GLl上的列位置与第一电流源31的栅极电位Vg及第一电流源31 的源极电位VSS之间的关系的电位分布图。应当注意的是，图6A和图6B所示的特性图的水平轴代表地线上的列位置，而这些特性图的垂直轴代表电位。另外，图6C是图示了在图5 所示的期间2内第一地线GLl上的列位置与从第一电流源31提供给第一地线GLl的列电流I之间的关系的电流分布图。图6C中所示的特性图的水平轴代表第一地线GLl上的列位置，而该特性图的垂直轴代表电流。在本实施例中，与第一实施例一样，将一行的读出期间划分为期间1和期间2，在期间ι内使第一电流源31的栅极电位Vg升高和/或保持该栅极电位，并且在期间2内读
出像素信号。首先，在期间1内，电流控制电路5向第一控制线CLl提供低电平第一控制脉冲 si。这就使第一开关32断开，因此让流过第一电流源31的电流终止。另外，在期间1内电流控制电路5向第二控制线CL2提供高电平第二控制脉冲s2。这就使第二开关33导通，因此对电容元件34进行充电并且将第一电流源31的栅极电位升高到电位Vgate和/或将第一电流源31的栅极电位保持为这一电位水平。在期间1内，没有列电流I从各电流源31流向第一地线GL1。因此，如图6A中的特性曲线201所示，无论第一地线GLl上的列位置如何，各第一电流源31的源极电位VSS 都是恒定的。另外，如图6A中的特性曲线202所示，在期间1内，无论第一地线GLl上的列位置如何，各第一电流源31的栅极电位Vg恒定为电位Vgate。因此，无论第一地线GLl上的列位置如何，各第一电流源31的栅极与源极间的电位差Vgs都是恒定的。另外，在期间1内，电流控制电路5向第三控制线CL3提供高电平第三控制脉冲 S3。这就使第三开关36导通，从而允许电流流入由第二电流源35和第三开关36构成的辅助电路中。此时，由第二电流源35的栅极与第二电流源35的源极间的电位差决定的列电流从该辅助电路流入到第二地线GL2中，由此导致了第二地线GL2中的IR降。因此，如图6A中的特性曲线203所示，在期间1内，第二电流源35的源极电位VSS_sub的分布是呈弓形的，且第二电流源35的源极电位VSS_sub在位于第二地线GL2中央处的列的附近达到峰值。也就是说，在期间1内，在位于第二地线GL2中央处的列的附近的第二电流源35的源极电位VSS_sub相对于在位于第二地线GL2两端处的列中的源极电位VSS_sub是浮起的。接着，继期间1之后当期间2开始时，电流控制电路5向第一控制线CLl提供高电平第一控制脉冲sl，这就使第一开关32导通，从而允许电流流入到第一电流源31中。此时，由第一电流源31的栅极与第一电流源31的源极间的电位差Vgs决定的列电流I (饱和电流)从第一电流源31流入到第一地线GLl中。此外，在期间2内，电流控制电路5向第二控制线CL2提供低电平第二控制脉冲 s2。这就使第二开关33断开，从而使得第一电流源31的栅极处于浮置状态。如上所述，在期间2内有列电流I流过第一地线GL1，由此产生了 IR降。因此，如图6B中的特性曲线204所示，在期间2内第一电流源31的源极电位VSS的分布是呈弓形的，且第一电流源31的源极电位VSS在位于第一地线GLl中央处的列的附近达到峰值。也就是说，在期间2内，在位于第一地线GLl中央处的列的附近的第一电流源31的源极电位 VSS相对于在位于第一地线GLl两端处的列中的源极电位VSS是浮起的。然而应当注意的是，在期间2内第一电流源31的栅极处于浮置状态，并且第一电流源31的栅极与第一电流源31的源极通过电容元件34而连接在一起。在此情况下，按照与第一实施例中所述的工作原理相同的方式，第一电流源31的栅极电位Vg与第一电流源 31的源极电位VSS变化得一样多，因此抵消了 IR降的影响。也就是说，如图6B中的特性曲线205 (Vgate (S/H))所示，在期间2内，第一电流源 31的栅极电位Vg的分布是呈弓形的，且第一电流源31的栅极电位Vg在位于第一地线GLl 中央处的列的附近达到峰值。因此，在期间2内，无论列位置如何，第一电流源31的栅极与第一电流源31的源极间的电位差Vgs都是恒定的。这就使得如图6C中的特性曲线206所示，无论列位置如何，本实施例的电流源电路30都能够将流入到第一地线GLl中的列电流 I保持恒定。另一方面，在期间2内，电流控制电路5向第三控制线CL3提供低电平第三控制脉冲S3。这就使第三开关36断开，从而使流过由第二电流源35和第三开关36构成的辅助电路的列电流终止。如上所述，本实施例对各电流源电路30的操作进行了控制。在本实施例中，如上所述在像素信号读出期间(期间2)内，列电流I仅从第一电流源31流向第一地线GLl。无论第一地线GLl上的列位置如何，列电流I都能够保持恒定。 因此，本实施例也能够抵消IR降的影响，从而提供了与第一实施例相同的有益效果。应当注意的是，由于形成由第二电流源35和第三开关36构成的辅助电路以及第二地线GL2和第三控制线CL3时需要一定的空间，因此本实施例的电流源电路30在布局尺寸上要大于第一实施例的电流源电路20。然而，与第一实施例一样地，本实施例不需要考虑IR降的影响，因此例如在地线GL的布局设计上相比于过去提供了更高的自由度(更高的布局效率)。因此，相比于传统的对地线GL的强化，本实施例有助于实现更小芯片尺寸的固体摄像器件200。另外，在本实施例中，在期间1内也有列电流I流过地线，从而确保了在从期间1 切换到期间2的过程中或者从期间2切换到期间1的过程中的电流变化较小。这使得本实
15施例能够将下面的问题最小化这些这些问题包括从期间1切换到期间2的过程中或者从期间2切换到期间1的过程中的噪声以及垂直信号线VL的电位的提升。应当注意的是，尽管在本实施例中已经说明了单独设置有第二控制线CL2和第三控制线CL3的示例，但本发明不限于此。在本实施例中，如图5所述，第二控制脉冲s2与第三控制脉冲s3是同相的。因此，可以使用共用控制线作为第二控制线CL2和第三控制线 CL3。另一方面，在本实施例中，在期间1内在第二地线GL2中产生了 IR降，由此导致了列电流的非恒定分布。为了使第二地线GL2中的电流变化最小化，例如一列中的第二电流源35的沟道尺寸(宽度或长度)可以与另一列中的第二电流源35的沟道尺寸(宽度或长度)不同，以抵消IR降的影响。更具体地，在图4所示的示例中，从第二地线GL2的两端朝着第二地线GL2的中央，各第二电流源35的沟道宽度W逐渐扩大或者各第二电流源35的沟道长度L逐渐缩短。 改变各第二电流源35的沟道尺寸使得在第二地线GL2中央处附近的列电流增大，从而抵消了 IR降的影响。应当注意的是，这种IR降抵消技术的抵消精度比本发明的应用于第一地线GLl (主线)的IR降抵消技术的抵消精度低。然而，这是在不读出像素信号的期间1内在第二地线GL2中产生了 IR降。因此，没有必要以高精度抵消该IR降。3.第三实施例在第一实施例和第二实施例中，已经说明了这样的情况这些情况中，在像素信号读出期间(期间2)之前设置有采样保持期间(期间1)，即，设置有不读出像素信号的期间。 然而，本发明不限于此。下面将说明未设置不读出期间的结构示例。固体摄像器件的总体结构图7图示了第三实施例的固体摄像器件的示意性结构。应当注意的是，图7中所示本实施例的固体摄像器件300的与图4中所示第二实施例的固体摄像器件200的组件相同的组件用相同的附图标记表示。固体摄像器件300包括像素阵列部1、电流源电路部7、垂直驱动电路3、列读出电路4和电流控制电路5。这些组件形成在未图示的同一个半导体基板(芯片)上。除了电流源电路部7以外，固体摄像器件300是按照与第一实施例中的固体摄像器件100相同的方式进行配置的。因此，这里将仅说明电流源电路部7的结构。电流源电路部7包括第一电流源电路部8和第二电流源电路部9。第一电流源电路部8包括多个第一电流源电路40，且与每条垂直信号线VL对应地都设有一个第一电流源电路40。另一方面，第二电流源电路部9包括多个第二电流源电路50，且与每条垂直信号线VL对应地都设有一个第二电流源电路50。电流源电路的结构第一电流源电路部8中的各第一电流源电路40包括第一电流源41、第一开关42 和第二开关43以及第一电容元件44。另外，第一栅极电位供给线SLl和第一地线GLl设置成被各第一电流源电路40共用。第一栅极电位供给线SLl向第一电流源41提供栅极电位 Vgatel。第一地线GLl向第一电流源41提供源极电位VSS1。应当注意的是，第一地线GLl 的两端均接地。另外，第一控制线CLl和第二控制线CL2设置成被各第一电流源电路40共用。第一控制线CLl向第一开关42提供第一控制脉冲Si。第二控制线CL2向第二开关43提供第二控制脉冲s2。应当注意的是，本实施例的每个第一电流源电路40中的第一电流源41、第一开关 42和第二开关43以及第一电容元件44是按照与第一实施例的每个电流源电路20中的相应组件(即，电流源21、第一开关22和第二开关23以及电容元件24)相同的方式配置的。 另外，本实施例的第一栅极电位供给线SL1、第一地线GLl以及第一控制线CLl和第二控制线CL2也是按照与第一实施例的相应线路(即，栅极电位供给线SL、地线GL以及第一控制线CLl和第二控制线CL2)相同的方式配置的。另一方面，第二电流源电路部9中的每个第二电流源电路50包括第二电流源51、 第三开关52和第四开关53以及第二电容元件M。另外，第二栅极电位供给线SL2和第二地线GL2设置成被各第二电流源电路50共用。第二栅极电位供给线SL2向第二电流源51 提供栅极电位Vgate2。第二地线GL2向第二电流源51提供源极电位VSS2。应当注意的是， 第二地线GL2与第一地线GLl平行布置着且第二地线GL2的两端都接地。另外，第三控制线CL3和第四控制线CL4设置成被各第二电流源电路50共用。第三控制线CL3向第三开关52提供第三控制脉冲S3。第四控制线CL4向第四开关53提供第四控制脉冲s4。此外，在本实施例中将第一电流源电路40和第二电流源电路50以相同的方式配置着。也就是说，在本实施例中，以相同方式配置而成的第一电流源电路40和第二电流源电路50被并行地设置在垂直信号线VL与地(接地点)之间。应当注意的是，尽管图7中已经说明了所有电流源电路的各电流源和各开关都包括N型MOS晶体管的示例，但本发明不限于此。可以适当地改变各MOS晶体管的导电类型 (N型或P型)以及MOS晶体管的导电类型的组合。固体摄像器件的读出操作下面将参照图8以及图9A至图9C对本实施例的固体摄像器件300的读出操作进行具体说明。图8是在读出操作的期间内提供给各第一电流源电路40的第一控制脉冲si 和第二控制脉冲s2以及在读出操作的期间内提供给各第二电流源电路50的第三控制脉冲 s3和第四控制脉冲s4的时序图。然而应当注意的是，图8中所示的重复周期对应于两行的读出期间，而图8中的列读出电路重复操作的期间对应于一行的读出期间。另一方面，图9A是图示了在图8所示的期间1内各地线上的列位置与各电流源的栅极电位及各电流源的源极电位之间的关系的电位分布图。图9B是图示了在图8所示的期间2内各地线上的列位置与各电流源的栅极电位及各电流源的源极电位之间的关系的电位分布图。应当注意的是，图9A和图9B所示的特性图的水平轴代表地线上的列位置，而这些特性图的垂直轴代表电位。另外，图9C是图示了在图8所示的期间1和期间2内各地线上的列位置与提供给各地线的列电流之间的关系的电流分布图。应当注意的是，图9C中所示的特性图的水平轴代表每条地线上的列位置，而该特性图的垂直轴代表电流值。应当注意的是，在本实施例中，如稍后所述，在一个一行读出期间(期间1)内通过使列电流I经由第二电流源电路50流入到第二地线GL2中来读出像素信号。另外，在另一个一行读出期间(期间2)内通过使列电流I经由第一电流源电路40流入到第一地线GLl 中来读出像素信号。首先，在期间1内，电流控制电路5向第一控制线CLl提供低电平第一控制脉冲 si。这就使第一电流源电路40的第一开关42断开，从而使流过第一电流源41的电流终止。另外，在期间1内，电流控制电路5向第二控制线CL2提供高电平第二控制脉冲s2。这就使第一电流源电路40的第二开关43导通，因此对第一电容元件44进行充电并且将第一电流源41的栅极电位Vg升高到电位Vgatel和/或将该栅极电位保持为这一电位水平。在期间1内，没有列电流I从各第一电流源41流向第一地线GL1。因此，如图9A 中的特性曲线301所示，无论第一地线GLl上的列位置如何，各第一电流源41的源极电位 VSS 1都是恒定的。另外，如图9A中的特性曲线302 (Vgatel)所示，在期间1内，无论第一地线GLl上的列位置如何，各第一电流源41的栅极电位Vg恒定为电位Vgatel。因此，无论第一地线GLl上的列位置如何，各第一电流源41的栅极与源极间的电位差Vgs都是恒定的。另外，在期间1内，电流控制电路5向第三控制线CL3提供高电平第三控制脉冲 S3。这就使第二电流源电路50的第三开关52导通，从而允许电流流入第二电流源51中。 此时，由第二电流源51的栅极与第二电流源51的源极之间的电位差Vgs决定的列电流I从第二电流源51流入到第二地线GL2中，由此导致了第二地线GL2中的顶降。因此，如图9A 中的特性曲线303所示，在期间1内第二电流源51的源极电位VSS2的分布是呈弓形的，且第二电流源51的源极电位VSS2在位于第二地线GL2中央处的列的附近达到峰值。也就是说，在期间1内，在位于第二地线GL2中央处的列的附近的第二电流源51的源极电位VSS2 相对于在位于第二地线GL2两端处的列中的源极电位VSS2是浮起的。另外，在期间1内，电流控制电路5向第四控制线CL4提供低电平第四控制脉冲 s4。这就使第二电流源电路50的第四开关53断开，从而使得第二电流源51的栅极处于浮置状态。因此，以与第一实施例中所述的工作原理相同的方式，第二电流源51的栅极电位 Vg与第二电流源51的源极电位VSS2变化得一样多，因此抵消了顶降的影响。更具体地，如图9A中的特性曲线304(Vgate2(S/H))所示，在期间1内第二电流源 51的栅极电位Vg的分布与第二电流源51的源极电位VSS2的分布一样是呈弓形的。也就是说，第二电流源51的栅极电位Vg在位于第二地线GL2中央处的列的附近达到峰值，以致于无论列位置如何，第二电流源51的栅极与第二电流源51的源极间的电位差Vgs的分布都是恒定的。这使得如图9C中的特性曲线309所示，在期间1内，无论列位置如何，本实施例都能够将流入到第二地线GL2中的列电流I保持恒定。接着，继期间1之后当期间2开始时，电流控制电路5向第一控制线CLl提供高电平第一控制脉冲si。这就使第一开关42导通，从而允许电流流入到第一电流源41中。此时，由第一电流源41的栅极与第一电流源41的源极间的电位差Vgs决定的列电流I从第一电流源41流入到第一地线GLl中，由此导致了第一地线GLl中的顶降。这样，如图9B 中的特性曲线305所示，在期间2内第一电流源41的源极电位VSSl的分布是呈弓形的，且第一电流源41的源极电位VSSl在位于第一地线GLl中央处的列的附近达到峰值。也就是说，在期间2内，在位于第一地线GLl中央处的列的附近的第一电流源41的源极电位VSS 1 相对于在位于第一地线GLl两端处的列中的源极电位VSSl是浮起的。另外，在期间2内，电流控制电路5向第二控制线CL2提供低电平第二控制脉冲 s2。这就使第一电流源电路40的第二开关43断开，从而使得第一电流源41的栅极处于浮置状态。因此，按照与第一实施例中所述的工作原理相同的方式，第一电流源41的栅极电位Vg与第一电流源41的源极电位VSSl变化得一样多，因此抵消了顶降的影响。
更具体地，如图9B中的特性曲线306 (Vgatel (S/H))所示，在期间2内第一电流源 41的栅极电位Vg的分布与第一电流源41的源极电位VSSl的分布一样是呈弓形的。也就是说，第一电流源41的栅极电位Vg在位于第一地线GLl中央处的列的附近达到峰值，以致于无论列位置如何，第一电流源41的栅极与第一电流源41的源极之间的电位差Vgs的分布都是恒定的。这使得如图9C中的特性曲线309所示，在期间2内，无论列位置如何，本实施例都能够将流入到第一地线GLl中的列电流I保持恒定。另外，在期间2内，电流控制电路5向第三控制线CL3提供低电平第三控制脉冲 S3。这就使第二电流源电路50的第三开关52断开，从而使流过第二电流源51的电流终止。 另外，在期间2内，电流控制电路5向第四控制线CL4提供高电平第四控制脉冲s4。这就使第二电流源电路50的第四开关53导通，从而对第二电容元件M进行充电并且使第二电流源51的栅极电位Vg升高至电位Vgate和/或将该栅极电位保持为这一电位水平。另外，在期间2内，没有列电流I从各第二电流源51流向第二地线GL2。因此，如图9B中的特性曲线307所示，无论第二地线GL2上的列位置如何，各第二电流源51的源极电位VSS2都是恒定的。另外，如图9B中的特性曲线308(Vgate2)所示，在期间2内，无论第二地线GL2上的列位置如何，各第二电流源51的栅极电位Vg都恒定为电位Vgate2。因此，无论第二地线GL2上的列位置如何，各第二电流源51的栅极与源极间的电位差Vgs都是恒定的。如上所述，本实施例对各电流源电路的操作进行了控制。如上所述，不管电流源电路的列位置如何，且不管是处于期间1内还是处于期间2 内，本实施例的电流源电路部7能够保持列电流I是恒定的。因此，本实施例也能够抵消顶降的影响，从而提供与第一实施例相同的有益效果。应当注意的是，与第一实施例的电流源电路部2不同的是，因为本实施例中的电流源电路部7的各列中都设有两个电源电路，所以本实施例的固体摄像器件300的布局尺寸大于第一实施例的固体摄像器件100的布局尺寸。然而，与第一实施例一样，本实施例不需要考虑顶降的影响，因此例如在地线GL的布局设计上相比于过去提供了更高的自由度 (更高的布局效率)。因此，相比于传统的对地线的强化，本实施例有助于实现更小芯片尺寸的固体摄像器件300。另外，正如第二实施例不具有列电流终止期间那样，本实施例也不具有列电流终止期间。这使得本实施例能够将下面的问题最小化这些问题包括从期间1切换到期间2 的过程中或者从期间2切换到期间1的过程中的噪声以及垂直信号线VL的电位的提升。另外，在本实施例中，在期间1和期间2内第一电流源电路40和第二电流源电路 50以互补的方式进行操作，因此在所有时刻进行读出操作的同时能够保证对各电流源的栅极电位Vg进行采样和保持的时间段。应当注意的是，尽管在本实施例中已经说明了单独设置第一控制线CLl至第四控制线CL4的示例，但本发明不限于此。在本实施例中，如图8所示，第一控制脉冲si与第四控制脉冲s4是同相的，第二控制脉冲s2与第三控制脉冲s3是同相的。因此，可以使用一根共用控制线作为第一控制线CLl和第四控制线CL4，并且可以使用另一根共用控制线作为第二控制线CL2和第三控制线CL3。另外，在本实施例中已经说明了单独设置有用于分别向第一电流源41和第二电流源51提供栅极电位Vgatel和Vgate2的第一栅极电位供给线SLl和第二栅极电位供给线SL2的示例，但本发明不限于此。可以使用共用栅极电位供给线作为第一栅极电位供给线SLl和第二栅极电位供给线SL2。4.各种变形例本发明固体摄像器件中的电流源电路部的结构不限于第一实施例至第三实施例中所述的示例，而是可以以各种方式进行变形。例如，可以以下面的方式对电流源电路部的结构进行变形。(1)变形例 1关于第一实施例至第三实施例的电流源电路部，尽管已经说明了是从地线GL两端提供各电流源的源极电位VSS的示例，但本发明不限于此。可替代地，可从地线GL的一端提供各电流源的源极电位VSS。然而应当注意的是，在此情况下优选的是，源极电位VSS 应由地线GL的位于设有电流控制电路5的那一侧的一端来提供。应当注意的是，在此情况下，各电流源的源极电位VSS在地线GL上的分布不是呈图3B中的特性曲线103所示的弓形。而是，源极电位VSS的分布是这样的该电位从电位提供侧的一端向相反侧的另一端呈线性升高。本发明的电流源电路部也可应用于这种情况并能提供相同的有益效果。另外，在此情况下不需要将地线GL的两端都接地，所以提供了更好的布局效率。(2)变形例 2关于第一实施例至第三实施例的电流源电路部，尽管已经说明了向设置在电流源的漏极侧且用于终止列电流的开关的栅极提供全电位(full potential)来使该开关导通的示例，但本发明不限于此。可替代地，可以向设置在电流源的漏极侧的开关的栅极提供中间电位，因而该开关用作栅-阴放大器(cascode)。这使得能够向地线提供更精确的列电流 (恒定电流)。(3)变形例 3尽管在第一实施例至第三实施例中已经说明了将本发明中的电流源电路部应用于由像素中的放大晶体管和电流源电路中的电流源构成的源极跟随电路的示例，但本发明不限于此。本发明的电流源电路部适用于具有与各列或各条垂直信号线VL对应的电流源的任意电路。例如，本发明的电流源电路部适用于如下比较器的电流源供给部该比较器被设在列读出电路4中的与各列对应设置着的列式模数转换器(Analog to Digital Converter, ADC)内，由此提供相同的有益效果。5.第四实施例(摄像装置的结构示例)下面将说明具有本发明固体摄像器件的电子设备。这里将说明如下示例该示例中，将本发明的固体摄像器件应用于诸如相机模块等摄像装置中，该相机模块安装在例如视频摄录机、数码相机或手机等移动设备中。图10示意性地图示了具有本发明固体摄像器件的摄像装置的框图结构。摄像装置400包括光学系统401、摄像器件402、信号处理电路403、帧存储器404、显示部405、存储部406、操作部407和电源部408。信号处理电路403、帧存储器404、显示部405、存储部 406、操作部407和电源部408通过总线409相互连接。光学系统401包括多个透镜，从而获取来自被摄物体的入射光(图像光)并在摄像器件402的摄像面(未图示)上形成图像。
摄像器件402以像素为单位将入射光(该入射光的图像通过光学系统401形成在摄像面上)的光强转化为电信号并将该电信号作为像素信号输出。摄像器件402包括例如在上述各实施例和各变形例中所述的各种固体摄像器件中的一者。信号处理电路403可以包括例如数字信号处理器(Digital Signal Processor, DSP)并以多种方式对从摄像器件402输出的像素信号进行处理。显示部405包括例如液晶显示装置或有机电致发光(electro luminescence, EL)显示装置等平板显示装置，以用于显示拍摄到的动态图像或静态图像。另一方面，存储部406将通过摄像器件402拍摄到的动态图像或静态图像存储在例如硬盘驱动器(Hard Disk Drive，HDD)、半导体存储器或光盘等存储介质中。在用户对摄像装置400进行预定操作时，操作部407输出适当的指令信号。电源部408向信号处理电路403、帧存储器404、显示部405、存储部406和操作部407提供工作电源。上述摄像装置400包括本发明的固体摄像器件，这使得该摄像装置400能够解决顶降的问题，并能够提供具有更低电力消耗的更加紧凑的摄像装置。本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
权利要求
1.一种摄像器件，所述摄像器件包括像素阵列部，所述像素阵列部具有沿着行方向和列方向以矩阵形式布置的多个像素， 还具有用于从所述多个像素读出像素信号的多条读出信号线；第一电流源，所述第一电流源包括MOS晶体管，且所述第一电流源与各条所述读出信号线对应设置着；第一地线，由所述第一电流源产生的电流被提供给所述第一地线； 第一开关，所述第一开关设置在所述第一电流源的漏极与对应的所述读出信号线之间，用于接通和断开流过所述第一电流源的电流；第一电容元件，所述第一电容元件设置在所述第一电流源的栅极与所述第一电流源的源极之间，用于使所述第一电流源的栅极电位升高至预定电位和/或将所述第一电流源的栅极电位保持为所述预定电位；第二开关，所述第二开关用于开始和停止对所述第一电容元件的充电；以及电流控制电路，所述电流控制电路用于在第一期间内使所述第一开关处于断开状态并使所述第二开关处于导通状态，并且在第二期间内使所述第一开关处于导通状态并使所述第二开关处于断开状态，在所述第一期间内是对所述第一电容元件充电，在所述第二期间内是将所述像素信号读出。
2.根据权利要求1所述的摄像器件，其中，所述第一电流源、所述第一开关和所述第二开关中的每一者都包括N型MOS晶体管， 所述电流控制电路向所述第一开关的栅极提供第一控制信号，所述第一控制信号在所述第一期间内处于低电平且在所述第二期间内处于高电平，并且所述电流控制电路向所述第二开关的栅极提供第二控制信号，所述第二控制信号在所述第一期间内处于高电平且在所述第二期间内处于低电平。
3.根据权利要求2所述的摄像器件，所述摄像器件还包括读出电路，所述读出电路用于通过所述多条读出信号线将所述像素信号读出。
4.根据权利要求1至3任一项所述的摄像器件，所述摄像器件还包括第二电流源，所述第二电流源包括MOS晶体管，且所述第二电流源与各条所述读出信号线对应设置着；第二地线，由所述第二电流源产生的电流被提供给所述第二地线；以及第三开关，所述第三开关设置在所述第二电流源的漏极与对应的所述读出信号线之间，并且所述电流控制电路将所述第三开关控制成在所述第一期间内导通且在所述第二期间内断开。
5.根据权利要求1至3任一项所述的摄像器件，所述摄像器件还包括第二电流源，所述第二电流源包括MOS晶体管，且所述第二电流源与各条所述读出信号线对应设置着；第二地线，由所述第二电流源产生的电流被提供给所述第二地线； 第三开关，所述第三开关设置在所述第二电流源的漏极与对应的所述读出信号线之间，并且所述电流控制电路将所述第三开关控制成在所述第一期间内导通且在所述第二期间内断开；第二电容元件，所述第二电容元件设置在所述第二电流源的栅极与所述第二电流源的源极之间，用于使所述第二电流源的栅极电位升高至预定电位和/或将所述第二电流源的栅极电位保持为所述预定电位；以及第四开关，所述电流控制电路将所述第四开关控制成在所述第一期间内断开且在所述第二期间内导通，由此开始和停止对所述第二电容元件的充电。
6.一种摄像装置，其包括像素阵列部，所述像素阵列部具有沿着行方向和列方向以矩阵形式布置的多个像素， 还具有用于从所述多个像素读出像素信号的多条读出信号线；光学系统，所述光学系统用于获取被摄物体光并在所述像素阵列部的摄像面上形成图像；第一电流源，所述第一电流源包括MOS晶体管，且所述第一电流源与各条所述读出信号线对应设置着；第一地线，由所述第一电流源产生的电流被提供给所述第一地线； 第一开关，所述第一开关设置在所述第一电流源的漏极与对应的所述读出信号线之间，用于接通和断开流过所述第一电流源的电流；第一电容元件，所述第一电容元件设置在所述第一电流源的栅极与所述第一电流源的源极之间，用于使所述第一电流源的栅极电位升高至预定电位和/或将所述第一电流源的栅极电位保持为所述预定电位；第二开关，所述第二开关用于开始和停止对所述第一电容元件的充电；以及电流控制电路，所述电流控制电路用于在第一期间内使所述第一开关处于断开状态并使所述第二开关处于导通状态，并且在第二期间内使所述第一开关处于导通状态并使所述第二开关处于断开状态，在所述第一期间内是对所述第一电容元件充电，在所述第二期间内是将所述像素信号读出。
7.一种摄像装置，其包括根据权利要求1至5任一项所述的摄像器件；光学系统，所述光学系统从被摄物体获取入射光并在所述摄像器件的摄像面上形成图像；以及通过总线相互连接的信号处理电路、显示部、存储部、操作部和电源部， 所述信号处理电路对从所述摄像器件输出的像素信号进行处理， 所述显示部用于显示由所述摄像器件拍摄到的图像， 所述存储部用于存储由所述摄像器件拍摄到的图像，所述操作部在用户对所述摄像装置进行预定操作时输出适当的指令信号，并且所述电源部向所述信号处理电路、所述显示部、所述存储部和所述操作部提供工作电源。
全文摘要
本发明公开了一种摄像器件和具有该摄像器件的摄像装置。所述摄像器件包括像素阵列部、第一电流源、第一地线、第一开关、第一电容元件、第二开关以及电流控制电路。所述电流控制电路在第一期间内使所述第一开关处于断开状态并使所述第二开关处于导通状态，并且在第二期间内使所述第一开关处于导通状态并使所述第二开关处于断开状态，在所述第一期间内是对所述第一电容元件充电，在所述第二期间内是将所述像素信号读出。本发明能够解决IR降的问题并且提供更低电力消耗且更紧凑的摄像器件和摄像装置。根据本发明，在地线布局的设计过程中不需要考虑IR降的影响，从而在地线布局设计上提供了更高的自由度并且确保了更小的布局尺寸。
文档编号H04N5/335GK102300052SQ20111016604
公开日2011年12月28日 申请日期2011年6月15日 优先权日2010年6月23日
发明者松本静德 申请人:索尼公司