专利名称：超宽带伪随机数字信号处理方法及处理电路的制作方法
技术领域：
本发明涉及一种信号处理方法及处理电路，尤其是一种超宽带伪随机数字信号处理方法及处理电路，属于超宽带信号处理的技术领域。
背景技术：
超宽带伪随机信号与其他形式的超宽带信号相比，具有均衡性好，频谱分布均匀、 峰值功率低等诸多优点，可应用于雷达探测等领域，但是超宽带伪随机信号的数字相关处理对信号处理器件的性能提出了极高的要求，就目前器件性能而言，采用常规的处理方法是很难实现的，限制了这种信号形式的应用。伪随机信号通过数字相关运算可以获得极大地信号处理增益，在雷达探测中具有非常高的使用价值，该算法并不复杂，可以很方便的在DSP器件中实现，但是对于一个带宽 4GHz，511位循环的伪随机信号而言，每个处理周期的时间仅为128ns，完成511位伪随机信号的相关运算需要进行约50万次运算，要求DSP的运算能力达到5万亿次/秒以上，而目前最先进DSP器件的运算能力只能达到20亿次/秒，因而不采取措施降低运算量，超宽带信号的数字化相关处理在工程上几乎是不可能实现的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种超宽带伪随机数字信号处理方法及处理电路，其操作方便，有效降低了超宽带信号数据处理量，移植性好，安全可靠。按照本发明提供的技术方案，一种超宽带伪随机数字信号处理方法，所述信号处理方法包括如下步骤
a、提供系统频率源，所述系统频率源经过分频电路分频后能得到与待接收伪随机信号长度相匹配的采样时钟；
b、采样电路在采样时钟作用下对接收的伪随机信号进行采样，采样电路对伪随机信号进行一次采样时只选取伪随机信号中的一个样点，并将采样的样点送入信号处理电路内；
C、经过与伪随机信号长度相一致的采样操作，并在信号处理电路累加后，能得到与伪随机信号相一致的米样信号；
d、信号处理电路对上述得到的采样信号进行处理并输出。所述信号处理电路包括FPGA与DSP。所述采样电路在每次采样时，顺序地采取伪随机信号中的一个样点，所述顺序采取的样点在信号处理电路内累加处理后得到与伪随机信号相一致的米样信号。—种超宽带伪随机数字信号处理电路，包括系统频率源，所述系统频率源与分频电路相连，所述分频电路与信号处理电路及采样电路的时钟端相连；系统频率源经过分频电路分频后得到与待接收伪随机信号长度相一致的采样时钟，采样电路在分频电路时钟作用下对伪随机信号进行与伪随机信号长度相一致的采样操作，并在每次采样时只选取伪随机信号中的一个样点，信号处理电路能接收采样获取的样点，并在采样结束后，能累加得到与伪随机信号相一致的采样信号；信号处理电路对采样信号进行所需的运算处理后输出。所述采样电路在分频电路的采样时钟作用下，顺序地采取伪随机信号中的样点， 并经信号处理电路累加处理后得到与伪随机信号相一致的采样信号。所述信号处理电路包括FPGA及与所述FPGA相互连接的DSP。所述FPGA内包括累加电路、第一双口 RAM及第二双口 RAM;累加电路、第一双口 RAM及第二双口 RAM的时钟端与分频电路相连，累加电路与采样电路的输出端相连，累加电路、第一双口 RAM与第二双口 RAM依次串接，第一双口 RAM的输出端反馈到累加电路内；第二双口 RAM与DSP相连。所述DSP内包括相关运算模块及USB通信电路，第二双口 RAM与相关运算模块相连，相关运算模块对第二双口 RAM输入的采样信号进行所需的相关运算处理，并经USB通信电路与外部计算机相连。所述伪随机信号为511的信号长度，采样电路在分频电路的采样时钟作用下对伪随机信号进行511次采样，采样结束后，信号处理电路内累加得到与伪随机信号相一致的米样信号。本发明的优点采样电路通过对伪随机信号进行多次顺序采样，信号处理电路在采样结束后能够得到与伪随机信号相一致的采样信号，信号处理电路通过对采样信号处理后输出；算法精炼简洁，利用了超宽带伪随机信号的特点，有效降低了超宽带信号数据处理量；使超宽带伪随机信号的全数字化处理成为现实；采用通用的硬件架构，移植性好，可靠性高。
图I为本发明针对511为的伪随机信号进行处理的原理流程图。图2为本发明的结构框图。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图f图2所示本发明包括系统频率源、分频电路、采样电路、信号处理电路及外部计算机。如图I所示超宽带伪随机信号具有确定性和周期性，对这种信号的实时处理一般都是周期的，对应每一批样点可以使用同一段加以处理。为了能够降低对超宽带伪随机信号处理时的数据吞吐量，实现超宽带伪随机信号的实时处理，本发明对超宽带伪随机数字信号处理包括以下步骤
a、提供系统频率源，所述系统频率源经过分频电路分频后能得到与待接收伪随机信号长度相匹配的采样时钟；
系统频率源的频率与超宽带伪随机信号的频率应完全对应，且系统频率源经过分频电路分频后，能够得到与伪随机信号长度相一致的采样时钟，即分频电路输出的采样时钟能够对伪随机信号中的信号位相对应；
b、采样电路在采样时钟作用下对接收的伪随机信号进行采样，采样电路对伪随机信号进行一次采样时只选取伪随机信号中的一个样点，并将采样的样点送入信号处理电路内；
当采样电路接收伪随机信号后，采样电路在采样时钟作用下对伪随机信号进行采样，且采样电路每次顺序选取伪随机信号中的一个样点，这样经过与伪随机信号长度相一致的采样时钟后，能够将伪随机信号中的每一个样点均采集获取到；采样电路将每次选取的样点均送入信号处理电路内，便于信号处理电路的累加处理；
C、经过与伪随机信号长度相一致的采样操作，并在信号处理电路累加后，能得到与伪随机信号相一致的米样信号；
经过与伪随机信号长度相一致的采样操作后，且每次采样时均是采取顺序采样的方式，因此能够将伪随机信号中的样点均采集到；信号处理电路在采样操作结束后，按照相应的顺序累加后能够得到与伪随机信号相一致的采样信号； d、信号处理电路对上述得到的采样信号进行处理并输出；
通过对采样信号进行所需的运算处理后，能够完成对超宽带伪随机信号的处理，并输出到相应的外部计算机中，外部计算机即图2中的PC。图I为针对511位超宽带伪随机信号进行信号处理的流程图，在AD采样电路在第一次对伪随机信号采样时，能获取得到伪随机信号的第一位数据，第二次采样时，能够得到伪随机信号的第二位数据；从而经过511次采样处理后，能够在信号处理电路内累加得到与伪随机信号相一致的米样信号。如图2所示上述超宽带伪随机信号的处理通过相应的处理电路实现，所述信号处理电路包括系统频率源，所述系统频率源与分频电路相连，所述分频电路与信号处理电路及采样电路的时钟端相连；系统频率源经过分频电路分频后得到与待接收伪随机信号长度相一致的采样时钟，采样电路在分频电路时钟作用下对伪随机信号进行与伪随机信号长度相一致的采样操作，并在每次采样时只选取伪随机信号中的一个样点，信号处理电路能接收采样获取的样点，并在采样结束后，能累加得到与伪随机信号相一致的采样信号；信号处理电路对采样信号进行所需的运算处理后输出。所述信号处理电路包括FPGA及与所述FPGA相互连接的DSP。所述FPGA内包括累加电路、第一双口 RAM及第二双口 RAM;累加电路、第一双口 RAM及第二双口 RAM的时钟端与分频电路相连，累加电路与采样电路的输出端相连，累加电路、第一双口 RAM与第二双口 RAM依次串接，第一双口 RAM的输出端反馈到累加电路内；第二双口 RAM与DSP相连。所述DSP内包括相关运算模块及USB通信电路，第二双口 RAM与相关运算模块相连，相关运算模块对第二双口 RAM输入的采样信号进行所需的相关运算处理，并经USB通信电路与外部计算机相连。如图f图2所示工作时，根据需要处理的超宽带伪随机信号选取相应的系统频率源，系统频率源经过分频电路分频后输出采样时钟。采样电路在采样时钟作用下对伪随机信号进行采样，每次顺序选取伪随机信号中的一个样点，采样结束后，信号处理电路累加得到与接收伪随机信号相一致的采样信号，DSP对采样信号进行相关运算后输出到外部计算机中。本发明采样电路通过对伪随机信号进行多次顺序采样，信号处理电路在采样结束后能够得到与伪随机信号相一致的采样信号，信号处理电路通过对采样信号处理后输出； 算法精炼简洁，利用了超宽带伪随机信号的特点，有效降低了超宽带信号数据处理量；使超宽带伪随机信号的全数字化处理成为现实；采用通用的硬件架构，移植性好，可靠性高。
权利要求
1.一种超宽带伪随机数字信号处理方法，其特征是，所述信号处理方法包括如下步骤(a)、提供系统频率源，所述系统频率源经过分频电路分频后能得到与待接收伪随机信号长度相匹配的米样时钟；(b)、采样电路在采样时钟作用下对接收的伪随机信号进行采样，采样电路对伪随机信号进行一次采样时只选取伪随机信号中的一个样点，并将采样的样点送入信号处理电路内；(C)、经过与伪随机信号长度相一致的采样操作，并在信号处理电路累加后，能得到与伪随机信号相一致的米样信号；(d)、信号处理电路对上述得到的采样信号进行处理并输出。
2.根据权利要求I所述的超宽带伪随机数字信号处理方法，其特征是所述信号处理电路包括FPGA与DSP。
3.根据权利要求I所述的超宽带伪随机数字信号处理方法，其特征是所述采样电路在每次采样时，顺序地采取伪随机信号中的一个样点，所述顺序采取的样点在信号处理电路内累加处理后得到与伪随机信号相一致的采样信号。
4.一种超宽带伪随机数字信号处理电路，其特征是包括系统频率源，所述系统频率源与分频电路相连，所述分频电路与信号处理电路及采样电路的时钟端相连；系统频率源经过分频电路分频后得到与待接收伪随机信号长度相一致的采样时钟，采样电路在分频电路时钟作用下对伪随机信号进行与伪随机信号长度相一致的采样操作，并在每次采样时只选取伪随机信号中的一个样点，信号处理电路能接收采样获取的样点，并在采样结束后，能累加得到与伪随机信号相一致的采样信号；信号处理电路对采样信号进行所需的运算处理后输出。
5.根据权利要求4所述的超宽带伪随机数字信号处理电路，其特征是所述采样电路在分频电路的采样时钟作用下，顺序地采取伪随机信号中的样点，并经信号处理电路累加处理后得到与伪随机信号相一致的采样信号。
6.根据权利要求4所述的超宽带伪随机数字信号处理电路，其特征是所述信号处理电路包括FPGA及与所述FPGA相互连接的DSP。
7.根据权利要求6所述的超宽带伪随机数字信号处理电路，其特征是所述FPGA内包括累加电路、第一双口 RAM及第二双口 RAM;累加电路、第一双口 RAM及第二双口 RAM的时钟端与分频电路相连，累加电路与采样电路的输出端相连，累加电路、第一双口 RAM与第二双口 RAM依次串接，第一双口 RAM的输出端反馈到累加电路内；第二双口 RAM与DSP相连。
8.根据权利要求7所述的超宽带伪随机数字信号处理电路，其特征是所述DSP内包括相关运算模块及USB通信电路，第二双口 RAM与相关运算模块相连，相关运算模块对第二双口 RAM输入的采样信号进行所需的相关运算处理，并经USB通信电路与外部计算机相连。
9.根据权利要求4所述的超宽带伪随机数字信号处理电路，其特征是所述伪随机信号为511的信号长度，采样电路在分频电路的采样时钟作用下对伪随机信号进行511次采样，采样结束后，信号处理电路内累加得到与伪随机信号相一致的采样信号。
全文摘要
本发明涉及一种超宽带伪随机数字信号处理方法及处理电路，其包括如下步骤a、提供系统频率源，系统频率源经过分频电路分频后能得到与待接收伪随机信号长度相匹配的采样时钟；b、采样电路在采样时钟作用下对接收的伪随机信号进行采样，采样电路对伪随机信号进行一次采样时只选取伪随机信号中的一个样点，并将采样的样点送入信号处理电路内；c、经过与伪随机信号长度相一致的采样操作，并在信号处理电路累加后，能得到与伪随机信号相一致的采样信号；d、信号处理电路对上述得到的采样信号进行处理并输出。本发明算法精炼简洁，有效降低了超宽带信号数据处理量；使超宽带伪随机信号的全数字化处理成为现实；移植性好，可靠性高。
文档编号H04B1/7183GK102594401SQ20121003915
公开日2012年7月18日 申请日期2012年2月20日 优先权日2012年2月20日
发明者卢志敏, 叶述平, 徐兴, 房志斌 申请人:北方通用电子集团有限公司