专利名称：具有灵活互连能力的图像传感器的制作方法
技术领域：
本发明大体上涉及成像装置，且更特定来说，涉及具有可配置互连构造的成像装置。
背景技术：
例如蜂窝式电话、相机和计算机等现代电子装置常常使用数字图像传感器来俘获图像。在典型布置中，具有图像传感器的电子装置具备图像传感器像素(有时称作图像像 素)的阵列，所述图像传感器像素布置于像素行和列中。行控制电路耦合到每一像素行以将行控制信号提供到图像像素，例如复位和传递控制信号。列电路通常耦合到每一列以用于从图像像素读出图像信号。常规的图像传感器的特征通常为行电路，所述行电路实施光栅扫描技术以从图像像素阵列循序地读出图像信号。当执行光栅扫描时，列电路针对整个图像像素阵列在逐行的基础上处理所读出的图像信号。使用行和列电路在逐行的基础上存取图像像素要求在对个别的图像像素信号做出调整之前扫描整个图像像素阵列。以此方式处理图像数据极大地限制了图像传感器的性能。因此，需要能够提供具有更灵活的像素存取能力的成像装置。
发明内容
已描述了各种实施例，其说明具有可配置图像传感器像素互连的图像传感器。图像传感器可包含由若干行和列的图像传感器像素形成的图像传感器阵列。模拟控制电路可控制并读出图像传感器像素阵列中的图像传感器像素。模拟控制电路可相对于图像传感器像素阵列而垂直堆叠。可配置互连电路可间置于模拟控制电路与图像传感器像素阵列之间。模拟控制电路可包含布置成模拟电路块群组的大量模拟电路块。可配置互连电路可包含可配置路径，所述可配置路径将图像传感器像素阵列中的每一图像传感器像素耦合到对应的模拟电路块群组中的至少一个模拟电路块。可控制可配置互连电路以重新路由在图像传感器像素与每一模拟电路块群组中的特定模拟电路块之间的连接。在一个合适的布置中，模拟电路块可经由可配置互连电路而耦合到布置于图像传感器阵列中的图像传感器像素的群组。图像传感器像素的群组可由图像传感器阵列的一部分形成。寻址电路可将控制信号供应到可配置互连电路，以通过重新路由第一可配置互连构造中的可配置路径而将模拟电路块选择性地路由到对应的图像传感器像素。去往和来自图像传感器像素群组中的图像传感器像素的一部分的信号可被路由到模拟电路块群组中的第一模拟电路块，且去往和来自图像传感器像素群组中的图像传感器像素的不同部分的信号可被路由到模拟电路块群组中的第二模拟电路块。可配置互连构造可包含对应于图像像素群组中的每一图像像素的可配置互连电路。可由模拟电路块群组经由对应的可配置互连电路同时存取图像像素群组中的每一图像像素。被存取的每一图像传感器像素群组可(例如)由布置于图像传感器阵列中的至少两个邻近行、至少两个邻近列、至少两个非邻近行或至少两个非邻近列中的图像像素形成。图像传感器阵列可包含第一图像传感器像素群组和第二图像传感器像素群组。可在第一时间周期期间同时存取第一群组中的图像传感器像素，且在不同于第一时间周期的第二时间周期期间同时存取第二群组中的图像传感器像素。可同时存取图像传感器阵列中的选定图像传感器像素群组，而不存取所述至少两行中的作为不同于选定群组的另一图像传感器像素群组的部分的至少一些图像传感器像素。可将图像传感器置于第一配置中，其中可配置互连电路将第一控制信号从第一模拟控制电路块路由到图像传感器阵列中的第一图像传感器像素，且可配置互连电路将第一控制信号路由到图像传感器阵列中的第二图像传感器像素。当图像传感器置于第一配置中时，可配置互连电路可(例如)将第一控制信号路由到第一图像传感器像素，而不将第二控·制信号路由到第一图像传感器像素。当图像传感器置于第一配置中时，可配置互连电路还可将从第一图像传感器像素产生的像素输出信号路由到第一模拟电路块。还可将图像传感器置于第二配置中，其中可配置互连电路将第二控制信号从第二模拟控制电路块路由到第一图像传感器像素，且可配置互连电路将从第一图像传感器像素产生的像素输出信号路由到第二控制电路。 可配置互连电路可包含像素控制信号路由多路复用器，所述像素控制信号路由多路复用器用以将控制信号从模拟电路块群组中的模拟电路块路由到对应的图像像素。可配置互连电路还可包含像素输出信号路由多路复用器，所述像素输出信号路由多路复用器用以将像素输出信号从对应的图像像素路由到模拟电路块群组。可配置互连电路还可包含通过对应的像素的地址硬连线到其数据输入的多路复用器，和耦合到所述多路复用器的逻辑“异或”门。寻址电路可将选择器和反相控制信号提供到所述多路复用器和“异或”门，以控制像素输出信号路由多路复用器和像素控制信号路由多路复用器。寻址电路可通过调整提供到多路复用器和“异或”门的控制信号来控制像素输出信号和像素控制信号的路由。作为一实例，四个模拟控制块可经由可配置路径而耦合到图像像素群组中的64个图像像素。可向两个具有六个数据输入的多路复用器和两个“异或”门提供控制信号，以用于将64个图像像素中的每一者路由到四个模拟电路块中的一者。作为另一实例，四个模拟控制块可经由可配置路径而耦合到图像像素群组中的16个图像像素。可向具两个有四个数据输入的多路复用器和两个“异或”门提供控制信号，以用于将16个图像像素中的每一者路由到四个模拟电路块中的一者。图像传感器数字处理和控制电路可控制图像传感器像素阵列中的图像传感器像素并从模拟控制电路接收图像信号。图像传感器数字处理和控制电路可相对于模拟控制电路而垂直堆叠。第二可配置互连电路可间置于模拟控制电路与数字电路之间。数字电路可包含布置成数字电路块群组的大量数字电路块。第二可配置互连构造可包含许多可配置路径，所述可配置路径将模拟电路块群组中的每一模拟电路块耦合到对应的数字电路块群组中的至少一个数字电路块。数字电路可经由存储器电路块而耦合到处理电路。数字处理和控制电路、模拟控制电路、第一可配置互连电路和第二可配置互连电路可形成于共享或单独的集成电路上。所述集成电路可垂直堆叠。可存在图像传感器像素阵列中的耦合到模拟控制电路中的少量模拟电路块的大量图像传感器像素，所述少量模拟电路块耦合到数字控制电路中的更少量的数字电路块。像素层级处的互连的布线复杂性和数目可实质上大于数字块层级处的互连的数目。具有可配置像素互连的图像传感器可实施于还包含中央处理单元、存储器、输入-输出电路和成像装置的系统中，所述成像装置进一步包含像素阵列、用于将光聚焦到像素阵列上的透镜，和数据转换电路。
图1是具有连接到行线和列线的图像传感器像素的常规图像传感器的图。
图2是根据本发明的实施例的具有用于以分层方式处理图像数据的电路的说明性图像传感器的图。图3是根据本发明的实施例的具有经由可配置互连构造而彼此耦合的多个电路层的说明性图像传感器的图。图4是根据本发明的实施例的具有垂直和水平堆叠的电路的说明性图像传感器的图。图5是根据本发明的实施例的具有可配置像素互连的说明性图像传感器的图。图6是根据本发明的实施例的可配置像素存取路径的电路图。图7是根据本发明的实施例的概括依据用户指定的控制信号而变的图像像素互连的表。图8是根据本发明的实施例的具有电路和各种互连层级的说明性图像传感器的图。图9是根据本发明的实施例的使用图2到8的图像传感器的处理器系统的方框图。
具体实施例方式例如数码相机、计算机、蜂窝式电话和其它电子装置等电子装置包含搜集传入的光以俘获图像的图像传感器。所述图像传感器可包含图像传感器像素(有时称作图像像素)的大阵列。图像像素可包含将传入的光转换为电荷的光敏元件，例如光电二极管。图像传感器可具有任何数目的图像像素(例如，数百个或数千个或更多)。典型的图像传感器可(例如)具有数百或数百万个图像像素(例如，数兆像素)。图像传感器可包含控制电路，例如用于操作图像像素的电路；以及读出电路，其用于读出对应于使用光敏元件收集的电荷的图像信号。图1是用于图像像素控制和读出的常规的图像传感器电路的图。图像传感器316包含图像传感器像素阵列300，图像传感器像素阵列300含有布置于行和列中的图像传感器像素390。处理电路18耦合到行控制电路394和列读出电路304。行控制电路394从处理电路18接收行地址，且经由控制路径306将对应的行控制信号供应给图像像素390。图像像素阵列300的每一列中的图像像素390连接到对应的列线40。在图像像素读出操作期间，通过行控制电路394选择图像像素阵列300中的像素行，且经由列线40读出与所述像素行中的图像像素390相关联的图像数据。图像传感器316通常执行光栅扫描以控制并读出图像像素390。在光栅扫描期间，行控制电路394选择图像像素390的一个行以用于读出。行控制电路394随后选择图像像素阵列300中的图像像素390的下一行以用于读出。循序地存取阵列300中的不同行，直到整个图像像素阵列300已被读出为止。沿着同一行布置的每一像素390连接到共同行控制线306，而沿着同一列布置的每一像素390连接到共同列线40。使用此布置连接，可读出图像像素390的灵活性受到限制。实施光栅扫描要求在可对来自任何个别像素的图像信号做出增益调整之前读出整个图像像素阵列。因此，可需要能够经由可配置的互连来存取图像像素的所要子集。图2是根据本发明的实施例的具有允许经由可配置的互连来控制和读出图像像 素阵列的电路的说明性图像传感器的方框图。图像传感器16可包含经由可配置路径112耦合到模拟处理和控制电路120的图像像素阵列100。模拟处理和控制电路120可将控制信号发送到图像像素阵列100，且可经由相应路径112从图像像素阵列100接收图像信号。依据路径112的当前配置，阵列100中的每一图像传感器像素可耦合到电路120中的选定模拟块。模拟处理和控制电路120可经由可配置路径114耦合到数字处理和控制电路140。模拟处理和控制电路120可处理图像信号(例如，执行模/数转换)，之后将所述图像信号运送到数字处理和控制电路140。数字处理和控制电路140可将控制信号发送到模拟处理和控制电路120以及图像像素阵列100。电路140可耦合到存储器电路150。数字处理和控制电路140可进一步处理从模拟处理和控制电路120接收到的图像信号，之后将所述图像信号转发到存储器电路150。存储器电路150可耦合到处理电路160。存储器电路150可临时存储从数字处理和控制电路140接收到的图像信号，之后将所述图像信号发送到处理电路160。处理电路160可进一步处理从存储器电路160接收到的图像信号。根据本发明的实施例，图2的电路可布置于如图3中所示的堆叠层配置中。图像传感器16可包含经由第一可配置互连构造110耦合到模拟处理和控制电路120的图像像素阵列100，所述第一可配置互连构造110间置于图像像素阵列100与模拟处理和控制电路120之间。模拟处理和控制电路120可经由第二可配置互连构造130耦合到数字处理和控制电路140，所述第二可配置互连构造130间置于模拟处理和控制电路120与数字处理和控制电路140之间。存储器150可用作数字处理和控制电路140与处理电路160之间的缓冲器。图像像素阵列100可包含布置于行和列中的数百或数千个图像像素190。图像像素190可搜集光以产生图像信号。由图像像素190产生的图像信号可被读出、存储于存储器中，或经进一步处理。模拟处理和控制电路120以及数字处理和控制电路140可将控制信号(例如，像素复位信号、电荷传递门控制信号、像素选择信号等)供应给至少一些图像像素190。可将第一互连构造110形成为图像像素阵列100的整体部分、形成为模拟处理和控制电路120的整体部分，或单独形成于其自身的集成电路中。举例来说，考虑以下实例，其中阵列100形成于第一集成电路上，且电路120形成于第二集成电路上。在一个合适的布置中，构造110可形成于第一集成电路上。在另一个合适的布置中，构造110可形成于第二集成电路上。在又一合适的布置中，构造110可形成于第三集成电路上，当所有三个装置堆叠在一起时，所述第三集成电路间置于第一集成电路与第二集成电路之间。模拟处理和控制电路120可包含大量模拟电路块122，所述大量模拟电路块122经由第一互连构造110耦合到图像像素190。模拟电路块122可包含控制电路、数据取样电路(例如，取样和保持电路)、读出电路、数据转换电路，或其它电路以用于经由第一互连构造110与像素阵列100介接。第一互连构造110可包含可配置路径112 (参看图2)，所述可配置路径112将图像像素190耦合到模拟电路块122。路径112可经配置以改变模拟电路块122与图像像素190之间的电连接。举例来说，可将路径112放置于第一配置中以将第一模拟电路块122耦合到图像 像素阵列100中的图像像素190的第一子集，或可将路径112放置于第二配置中以将第一模拟电路块122耦合到图像像素阵列100中的图像像素190的第二子集。可向路径112供应控制信号以用于将路径112放置于所要配置中。可将图像传感器阵列100划分为相应的图像像素群组，其中每一图像像素群组可被称作图像像素群组196。在一实例中，图像像素群组196可由沿着图像传感器阵列100中的至少两个邻近行和至少两个邻近列布置的图像像素190形成。在另一实例中，图像像素群组196可由沿着图像传感器阵列100中的非邻近行和非邻近列布置的图像像素190形成。类似地，电路120可含有多个模拟电路块122，所述多个模拟电路块122被划分为相应的模拟电路块群组，其中模拟电路块122的每一群组可被称作模拟电路块群组126。每一图像像素190可经由第一互连构造110中的可配置路径112耦合到对应的群组126中的至少一个模拟电路块122。路径112可经配置以选择性地允许模拟电路块群组126中的至少一个模拟电路块122将控制信号提供到每一图像像素190，且从图像像素群组196中的每一图像像素接收图像信号。在图3的实例中，图像像素群组196包含64个图像像素190，且模拟电路块群组126包含四个模拟电路块122。路径112的第一配置可允许图像像素群组196中的图像像素190的一部分耦合到模拟电路块群组126中的每一模拟电路块122 (例如，图像像素群组196中的图像像素190的第一部分可耦合到模拟电路块群组126中的第一模拟电路块122，图像像素190的第二部分可耦合到第二模拟电路块122，等等)。路径112的第二配置可允许图像像素群组196中的图像像素190的每一群组耦合到四个模拟电路块122中的每一者中的不同一者(例如，图像像素190的第一群组可耦合到第二模拟电路块122，图像像素190的第二群组可耦合到第一模拟电路块，等等)。以此方式，可使用每一模拟电路块122来控制和读出一个以上图像像素190，且当路径112的配置改变时，可重新路由每一模拟电路块122与图像像素190之间的连接。可将第二互连构造130形成为模拟处理和控制电路120的部分，形成为数字处理和控制电路140的部分，或单独形成于其自身的集成电路中。举例来说，考虑以下实例，其中电路120形成于集成电路X上，且电路140形成于集成电路Y上。在一个合适的布置中，构造130可形成于集成电路X上。在另一合适的布置中，构造130可形成于集成电路Y上。在又一合适的布置中，构造110可形成于单独的集成电路Z上，当所有三个装置堆叠在一起时，集成电路Z间置于集成电路X与集成电路Y之间。数字处理和控制电路140可包含数字电路块142，数字电路块142经由第二互连构造130(参看图2)中的可配置路径114耦合到模拟电路块122。路径114可用作模拟电路块122与数字电路块142之间的可配置的互连路径。数字电路块122可包含控制电路、读出电路、转换电路，或与对图像像素190的控制和对来自图像像素190的图像信号的处理相关的其它电路。数字电路块142可耦合到大量模拟电路块122。在图3的实例中，模拟电路块群组126中的四个模拟电路块122可经由对应的路径114耦合到一个数字电路块142。以此方式耦合，可仅使用一个数字电路块142来控制和读出多个模拟电路块122。当从层100进行到层160时，装置16的布线复杂性可急剧减小(即，像素层级处的互连的数目可实质上大于数字块层级处的互连的数目)。举例来说，少量的数字电路块 142可耦合到大量的模拟电路块122。所述大量的模拟电路块122还可耦合到更大量的图像像素190。此类型的互连布置允许少量的数字和模拟控制和处理电路块直接控制大量的图像像素190。可通过重新配置路径112来调整模拟处理和控制电路120与图像像素190之间的连接，且可通过重新配置路径114来调整数字电路140与模拟电路120之间的连接，从而允许图像传感器16中的灵活的图像像素控制和读出过程。图3的图像传感器16仅是说明性的。如果需要，图像像素190可以任何合适的布置形成于图像像素阵列100中。图像像素群组196可包含任何数目个图像像素190。模拟电路块群组126可包含任何数目个模拟电路块122。任何数目个图像像素190可经由可编程互连构造110耦合到任何数目个模拟电路块122，而任何数目个模拟电路块122可经由可编程互连构造130耦合到任何数目个数字电路块142。可使用任何合适数目个集成电路来形成图像像素阵列100、互连构造110和130、模拟处理和控制电路120、数字处理和控制电路140、存储器电路150和处理电路160。举例来说，在本发明的另一实施例中，数字处理和控制电路140可形成于与存储器电路150相同的集成电路层上，如图4中所示。可使用额外的互连构造层，例如第三互连构造134，其间置于处理电路160与包含数字处理和控制电路140和存储器电路150的集成电路层之间。可将互连构造134形成为存储器电路150和数字处理和控制电路140的一部分，或形成为处理电路160的一部分，或形成于其自身的单独的集成电路上。在图5中展示将模拟处理和控制电路120耦合到图像传感器16中的图像像素190的互连构造的一种合适的布置。模拟电路块122可经由互连输入线50和互连输出线52而耦合到第一互连构造110。第一互连构造110可包含可配置互连电路212，可配置互连电路212耦合到互连输入线50和互连输出线52。可使用可配置互连电路212通过重新路由路径112将像素190选择性地耦合到模拟电路块群组126中的一个模拟电路块122。模拟电路块群组126可经由互连输入线50将像素控制信号Vc供应到可配置路由电路212。举例来说,第一模拟块122-0可供应第一像素控制信号Vc〈0> ;第二模拟块122-1可供应第二像素控制信号Vc〈l> ;第三模拟块122-2可供应第三像素控制信号Vc〈2> ;且第四模拟块122-3可将第四像素控制信号Vc〈3>供应到互连电路212。像素控制信号Vc可包含像素复位信号、电荷传递门控制信号，和用于控制图像像素190的其它合适信号。互连电路212可经由互连输出路径52将像素输出信号Vout运送到模拟电路块122。像素输出信号Vout可包含复位电平或图像电平信号。装置16还可包含寻址电路116，寻址电路116用于分别经由线路72和74将第一选择器位fl_sel和第一反相位fl_inv供应到可配置互连电路212。另外，寻址电路116可分别经由线路76和78将第二选择器位fO_sel和第二位反相信号fO_inv供应到可配置互连电路212。可将寻址电路116形成为模拟处理和控制电路120、数字处理和控制电路140、处理电路160的一部分，或形成为其自身的独立集成电路。互连电路212可经由像素控制线54和像素输出线56将可配置路径112路由到多个图像像素190。在图5的实例中，模拟电路块群组126可包含四个模拟电路块122(例如，第一模拟电路块122-0、第二模拟电路块122-1等等)，且对应的图像像素群组196可包含经由路由路径112耦合到模拟电路块群组126的64个图像像素190。模拟电路块122可经由互连输入线50将像素控制信号Vc发送到可配置互连电路212。寻址电路116可将第一选择器位fl_sel、第一反相位fl_inv、第二选择器位f0_sel,和第二反相位f0_inv提供到可配置互连电路212，以经由像素控制线54将像素控制信号Vc从互连输入线50选择性地路由到选定的图像像素190。第一选择器位fl_sel、第一反相位fl_inv、第二选择器位f0_sel,和第二反相位f0_inv可用以编程路径112，以使得每一图像像素190从块122中的选定一者接收控制信号Vc。可配置互连电路212可经由像素输出线56从图像像素190接收像素输出信号Vout0寻址电路116可将第一选择器位fl_sel、第一反相位fl_inv、第二选择器位fO_sel,和第二反相位fO_inv提供到互连电路212，以经由互连输出线52将像素输出信号Vout从像素输出线56选择性地路由到选定的模拟电路块122(例如，可编程路径112可将像素输出信号Vout路由到模拟电路块122-0，可将像素输出信号Vout路由到模拟电路块122-1，等等)。可配置互连电路212可编程路径112以将像素控制信号Vc路由到特定图像像素190，且将像素输出信号从特定图像像素190路由到相关联的模拟电路块122。以此方式，图像传感器16可灵活地选择通过模拟电路块122控制和读出图像像素群组196中的哪些图像像素190。图6展示电路图，所述电路图展示根据本发明的实施例的间置于路径112中的一组可配置路由电路210的一种可能的实施方案。每一图像像素190可具有形成于可配置互连电路212中的其自身的关联组的可配置路由电路210。可配置互连路由电路210可包含第一多路复用器80、第二多路复用器82、第一逻辑“异或”门84、第二逻辑“异或”门86、像素控制信号路由多路复用器88，和像素输出信号路由多路复用器90 (有时称作多路分用器)。在图6的实例中，第一多路复用器80和第二多路复用器82可具有数据输入端子O、数据输入端子7、数据输入〈6:1>、输出，和接收控制信号以将数据输入中的一者路由到输出的控制输入。像素控制信号路由多路复用器88可具有数据输入〈3: O〉、输出，和接收控制信号以将数据输入中的一者路由到输出的第一和第二控制输入。像素输出信号路由多路复用器90可具有数据输出〈3:0>、输入，和接收控制信号以将数据输出中的一者路由到输入的第一和第二控制输入。第一多路复用器80的控制输入可经由如图5中所示的路径72耦合到寻址电路116。第一多路复用器80的控制输入可从寻址电路116接收第一选择器位fl_sel。第一多路复用器80的数据输入端子0可接收恒定接地信号。第一多路复用器80的数据输入端子7可接收恒定高信号。第一多路复用器80的数据输入〈6: 1>可接收像素地址位pix〈5: 0> (假定每一像素群组196包含64个图像像素)。像素地址位pix〈5:0>可硬连线于每一互连电路210中，以为图像像素群组196中的每一对应的图像像素190提供特定地址。举例来说，可对阵列100中的第0像素指定预定像素地址“000000”。作为另一实例，可给予阵列100中的第3像素预定像素地址“000011”。作为另一实例，可给予阵列100中的第34像素固定像素地址“100010”。基于第一选择器位n_sel，可将第一多路复用器80的输入中的选定一者处的信号路由到第一多路复用器80的输出。第一多路复用器80的输出可耦合到第一“异或”门84的输入。第一“异或”门84的输入也可耦合到寻址电路116。第一“异或”门84的输入可从寻址电路116接收第一反相位fl_inv。第一“异或”门84的输出可耦 合到像素控制信号路由多路复用器88和像素输出多路分用器90的第一控制输入。第二多路复用器82的控制输入可经由路径72耦合到寻址电路116。第二多路复用器82的控制输入可从寻址电路116接收第二选择器位《)_此1。第二多路复用器82的数据输入端子0可接收恒定接地信号。第二多路复用器82的数据输入端子7可接收恒定高信号。第二多路复用器82的数据输入〈6:1>可接收像素地址位pix〈5:0> (假定每一像素群组196包含64个图像像素)。像素地址位pix〈5:0>可硬连线于每一互连电路210中，以为图像像素群组196中的每一对应的图像像素190提供特定地址。举例来说，可对阵列100中的第0像素指派预定像素地址“000000”。作为另一实例，可给予阵列100中的第3像素预定像素地址“000011”。作为另一实例，可给予阵列100中的第34像素固定像素地址“100010”。基于第二选择器位f0_sel，可将第二多路复用器82的输入中的选定一者处的信号路由到第二多路复用器82的输出。第二多路复用器82的输出可耦合到第二“异或”门86的输入。第二“异或”门86的输入也可耦合到寻址电路116。第二“异或”门86的输入可从寻址电路116接收第二反相位f0_inv。第二“异或”门86的输出可耦合到像素控制信号路由多路复用器88和像素输出多路分用器90的第二控制输入。像素控制信号路由多路复用器88的数据输入〈3:0>可经由互连输入线50耦合到模拟电路块群组126。像素控制信号路由多路复用器88的输出可经由像素控制线54耦合到图像像素群组196中的图像像素190。像素输出多路分用器90的数据输入可经由像素输出线56耦合到图像像素190。像素输出多路分用器90的输出〈3:0>可经由互连输出线52耦合到模拟电路块群组126。模拟电路块群组126中的四个模拟电路块122可耦合到像素控制信号路由多路复用器88的数据输入〈3: 0>和像素输出多路分用器90的输出〈3: 0>，如图5中所示。像素控制多路复用器88的输出和像素输出多路分用器90的输入可各自耦合到图像像素群组196中的64个图像像素190中的一者。供应到第一多路复用器80和第二多路复用器82的数据输入〈6:0>的像素地址位pix〈5:0>可对应于图像像素群组196中的每一图像像素190。可由寻址电路116供应第一选择器位f Isel以将信号从第一多路复用器80的数据输入〈6:0>中的一者路由到第一“异或”门84的输入。可由寻址电路116供应第二选择器位f0_sel以将信号从第二多路复用器82的数据输入〈6:0>中的一者路由到第二“异或”门86的输入。第一反相位fl_inV可用于将从第一多路复用器80供应到第一“异或”门84的位选择性地反转。第二反相位fO_inv可用于将从第二多路复用器82供应到第二“异或”门86的位选择性地反转。来自第一“异或”门84和第二“异或”门86的输出位可形成用于多路复用器88的控制输入。输出位可控制多路复用器88以将由特定模拟电路块122供应的控制信号Vc路由到相关联的图像像素190。来自第一“异或”门84和第二“异或”门86的输出位还可形成用于像素输出多路分用器90的控制输入。输出位可控制多路分用器90以将像素输出信号Vout从相关联的图像像素190路由到特定模拟电路块122。以此方式，第一选择器位fl_sel、第二选择器位f0_sel、第一反相位fl_inv和第二反相位f0_inv可用于通过重新路由路径112将与每一可配置互连电路210相关联的图像像素选择性地路由到模拟电路块群组126中的个别模拟电路块122。可基于像素地址位pix〈5:0>、fl_sel、f0_sel、fl_inv和f0_inv来控制模拟电路块122与图像像素190之间的Vc和Vout的路由。图5和6的可编程路径112仅是说明性的。如果需要，模拟电路块群组126可包 含任何数目个模拟电路块122，且图像像素群组196可包含任何数目个图像像素190。然而，可配置互连电路210中的第一多路复用器80和第二多路复用器82可包含许多数据输入、像素寻址位Pix、第一选择器位f l_sel和第二选择器位f0_sel，需要这些来将唯一地址提供到图像像素群组196中的每一像素。像素控制信号路由多路复用器88可形成为具有对应于模拟电路块群组126中的每一模拟电路块122的数据输入。像素输出多路分用器90可形成为具有对应于像素控制多路复用器88中使用的每一数据输入的数据输出。可形成额外的多路复用器和“异或”门，以确保将合适数目个控制输入供应到像素控制多路复用器88和像素输出多路分用器90。耦合到互连电路210的每一模拟电路块122可进而连接到对应的图像像素190。图5和6中所示的类型的可配置路径112还可形成于第二互连构造130的路径114上，如图2中所示，以在模拟处理和控制电路120与数字处理和控制电路140之间提供类似的互连。图7展示根据本发明的实施例的说明当供应第一选择器位fl_sel和第二选择器位f2_sel时模拟电路块122与图像像素190之间的互连的表。在图7的实例中，图像像素群组196包含16个图像像素190，且模拟电路块群组126包含四个模拟电路块122。第一多路复用器80和第二多路复用器82包含接收恒定接地信号的数据输入端子O、接收恒定高信号的数据输入端子5，和接收像素地址位pix〈3: 0>的数据输入〈1:4: >。如列500中所示，当第一选择器位fl_sel具有数值5且第二选择器位f0_sel具有数值4时，图像像素0到15连接到模拟电路块122-0(例如，那个群组196中的每一和每个像素耦合到第一块122-0)。如列502中所示，当第一选择器位f l_sel具有数值4且第二选择器位f0_sel具有数值3时，图像像素0到7连接到模拟电路块122-0，且图像像素8到15连接到模拟电路块122-1。如列504中所示，当第一选择器位fl_sel具有数值3且第二选择器位f2_sel具有数值2时，图像像素0到3连接到模拟电路块122-0，图像像素4到7连接到模拟电路块122-1，图像像素8到11连接到模拟电路块122-2，且图像像素12到15连接到模拟电路块122-3。如列506中所示，当第一选择器位fl_sel具有数值I且第二选择器位f0_sel具有数值0时，图像像素0连接到模拟电路块122-0，图像像素I连接到模拟电路块122-1，图像像素2连接到模拟电路块122-2，且图像像素3连接到模拟电路块122-3。每四个连续的图像像素以此方式连接。
如列508中所示，当第一选择器位fl_sel具有数值1、第二选择器位f0_sel具有数值0，且供应第二像素反相位f0_inv以将来自第二多路复用器82的输出反转时，图像像素0连接到模拟电路块122-0，图像像素I连接到模拟电路块122-1，图像像素2连接到模拟电路块122-2，且图像像素3连接到模拟电路块122-3。每四个连续的图像像素以此方式连接。施加第一反相位fl_inv和第二反相位f0_inv以改变图像像素群组196中的图像像素190与模拟电路块群组126中的模拟电路块122之间的互连。图7的表仅说明应用于互连电路210的选择器位fl_sel和f0_sel的可能配置中的一些可能配置。可由可配置互连210实施选择器位fl_sel和f0_sel以及反相位fl_inv和f2_inv的任何合适组合。图8展示根据本发明的实施例的图像传感器16中的互连层的图。图像传感器16可包含图像像素阵列100，图像像素阵列100包含第一数目个图像像素190。图像像素190可耦合到形成于第一互连构造110中的可配置路径112。模拟处理和控制电路120可包含比第一数目小的第二数目个模拟电路块122。每一模拟电路块122可经由路径112选择性地耦合到每一图像像素190。模拟电路块122可包含用于将图像信号转换为数字信号的模/数转换器128。模拟电路块122可耦合到形成于第二互连构造130中的路径114。数字 处理和控制电路140可包含比第二数目小的第三数目个数字电路块142。每一数字电路块142可经由可编程路径112选择性地耦合到每一模拟电路块122。数字电路块142可耦合到存储器电路150。存储器电路150可耦合到处理电路160。通过在图像像素190与模拟电路块122之间形成可配置路径112，可通过少量的模拟电路块122和更少量的数字电路块142来控制和读出大量的图像像素190。另外，图像像素190与模拟电路块122之间的特定互连可在操作图像传感器16时改变。以此方式，可基于路径112的配置以任何合适的方式来控制和读出图像像素190。路径112可经配置以允许图像传感器16灵活地控制和读出用于在(例如)HDR成像、光场相机和微扫视成像中使用的图像像素190。图像传感器16还可允许局部错误校正以校正图像像素子集196中的错误，而不必读出图像像素阵列100中的所有图像像素190，进而引入更少的加载和时序的问题。图9以简化形式展示典型的处理器系统300，例如数码相机，其包含成像装置2000(例如，成像装置2000，例如使用如上文所描述的灵活且高度互连的图像像素阵列的图2到8的成像传感器16)。处理器系统300示范了具有可包含成像装置2000的数字电路的系统。无限制地，此系统可包含计算机系统、静态或视频相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，和使用成像装置的其它系统。处理器系统300,例如数字静态或视频相机系统,一般包含透镜396,其用于在按压快门释放按钮397时将图像聚焦于像素阵列100上；中央处理单元(CPU) 395，例如控制相机和一个或一个以上图像流功能的微处理器，其经由总线393与一个或一个以上输入/输出(I/O)装置391通信。成像装置2000还经由总线393与CPU 395通信。系统300还包含随机存取存储器(RAM) 392且可包含可装卸式存储器394，例如快闪存储器，可装卸式存储器394也经由总线393与CPU 395通信。成像装置2000可与具有或不具有在单一集成电路上或在不同芯片上的存储器存储装置的CPU组合。虽然将总线393说明为单一总线，但其可为用于将系统组件互连的一个或一个以上总线或桥接器或其它通信路径。
根据一实施例，可提供一种操作图像传感器的方法，所述方法包含用布置于行和列中的图像传感器像素阵列来感测光，其中所述图像传感器像素阵列被组织为相应的图像传感器像素群组，且所述相应的图像传感器像素群组中的每一者包含来自至少两行和至少两列的图像传感器像素；以及同时存取所述相应的图像传感器像素群组中的选定一者中的每一图像传感器像素。根据另一实施例，同时存取所述相应的图像传感器像素群组中的选定一者中的每一图像传感器像素包含同时存取来自至少两个邻近行的图像传感器像素。根据另一实施例，同时存取所述相应的图像传感器像素群组中的选定一者中的每一图像传感器像素包含同时存取来自至少两个邻近列的图像传感器像素。根据另一实施例，所述相应的图像传感器像素群组包含第一图像传感器像素群组和不同于所述第一群组的第二图像传感器像素群组，所述方法进一步包含在第一时间周期期间同时存取所述第一群组中的每一图像传感器像素，且在不同于所述第一时间周期的第·二时间周期期间同时存取所述第二群组中的每一图像传感器像素。根据另一实施例，所述图像传感器进一步包含多个控制电路，所述控制电路中的每一者可操作以存取所述阵列中的每一图像传感器像素，且同时存取所述相应群组中的选定一者中的每一图像传感器像素包含将控制信号从多个控制电路中的第一控制电路选择性地路由到选定群组中的图像传感器像素的至少第一部分，且将像素输出信号从图像传感器像素的所述第一部分选择性地路由到第一控制电路。根据另一实施例，同时存取所述相应群组中的选定一者中的每一图像传感器像素进一步包含将控制信号从多个控制电路中的第二控制电路选择性地路由到选定群组中的图像传感器像素的不同于所述第一部分的至少第二部分，且将像素输出信号从图像传感器像素的所述第二部分选择性地路由到第二控制电路。根据另一实施例，所述方法进一步包含用可配置互连电路在所述多个控制电路与选定群组中的图像传感器像素之间路由控制信号和像素输出信号。根据另一实施例，同时存取选定的图像传感器像素群组中的每一图像传感器像素包含同时存取所述选定的图像传感器像素群组中的每一图像传感器像素，而不存取所述至少两行中的作为不同于所述选定群组的另一图像传感器像素群组的部分的至少一些图像传感器像素。根据一实施例，提供一种图像传感器，其包含多个图像传感器像素群组；多个控制电路，其可操作以接收像素输出信号，且控制电路相对于所述图像传感器像素而垂直堆叠；可配置互连电路，其间置于所述图像传感器像素与所述控制电路之间，且所述可配置互连电路可操作以将所述像素输出信号从选定的图像传感器像素群组选择性地路由到所述控制电路中的至少一者。根据另一实施例，所述控制电路包含模拟控制电路，且所述图像传感器进一步包含图像传感器数字处理电路，所述图像传感器数字处理电路相对于模拟控制电路而垂直堆叠。根据另一实施例，所述图像传感器进一步包含间置于所述模拟控制电路与所述图像传感器数字处理电路之间的额外的可配置互连电路。根据另一实施例，所述图像传感器进一步包含寻址电路，所述寻址电路耦合到所述可配置互连电路且产生控制信号以用于编程所述可配置互连电路。根据另一实施例，所述可配置互连电路包含第一多路复用器，其可操作以将像素信号从选定的图像传感器像素群组选择性地路由到所述控制电路中的至少一者；以及第二多路复用器，其可操作以将像素控制信号从所述控制电路中的所述至少一者选择性地路由到所述选定的图像传感器像素群组。根据另一实施例，所述可配置互连电路进一步包含第三多路复用器，所述第三多路复用器从所述寻址电路接收所述控制信号，且产生控制位以用于控制所述第一和第二多路复用器。根据另一实施例，所述可配置互连电路进一步包含耦合到所述第三多路复用器的输出的“异或”门，且第一和第二多路复用器经由所述“异或”门接收使用所述第三多路复用器产生的所述控制位。
根据一实施例，提供一种系统，其包含中央处理单兀、存储器、输入-输出电路和成像装置，所述成像装置包含像素阵列；透镜；其将图像聚焦于所述像素阵列上；以及图像传感器，其包含第一控制电路，其产生第一控制信号；第二控制电路，其产生第二控制信号；可配置互连电路；以及多个图像传感器像素，且当所述图像传感器置于第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述多个图像传感器像素中的第一图像传感器像素，且当所述图像传感器置于第二配置中时，所述可配置互连电路将所述第二控制信号路由到所述第一图像传感器像素。根据另一实施例，当所述图像传感器置于所述第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述多个图像传感器像素中的第二图像传感器像素。根据另一实施例，当所述图像传感器置于所述第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述第一图像传感器像素，而不将所述第二控制信号路由到所述第一图像传感器像素。根据另一实施例，当所述图像传感器置于所述第一配置中时，所述可配置互连电路将从所述第一图像传感器像素产生的像素输出信号路由到所述第一控制电路，且当所述图像传感器置于所述第二配置中时，所述可配置互连电路将从所述第一图像传感器像素产生的像素输出信号路由到所述第二控制电路。根据另一实施例，所述可配置互连电路包含间置于所述第一图像传感器像素与所述第一和第二控制电路中的至少一者之间的多个多路复用器。前述内容仅说明本发明的原理，可在其它实施例中实践本发明的原理。
权利要求
1.一种操作图像传感器的方法，其包括用布置于行和列中的图像传感器像素阵列来感测光，其中将所述图像传感器像素阵列组织为相应的图像传感器像素群组，且所述相应的图像传感器像素群组中的每一者包含来自至少两行和至少两列的图像传感器像素；以及同时存取所述相应的图像传感器像素群组中的选定一者中的每一图像传感器像素。
2.根据权利要求1所述的方法，其中同时存取所述相应的图像传感器像素群组中的所述选定一者中的每一图像传感器像素包括同时存取来自至少两个邻近行的图像传感器像素。
3.根据权利要求2所述的方法，其中同时存取所述相应的图像传感器像素群组中的所述选定一者中的每一图像传感器像素包括同时存取来自至少两个邻近列的图像传感器像素。
4.根据权利要求1所述的方法，其中所述相应的图像传感器像素群组包含第一图像传感器像素群组和不同于所述第一群组的第二图像传感器像素群组，所述方法进一步包括在第一时间周期期间同时存取所述第一群组中的每一图像传感器像素；以及在不同于所述第一时间周期的第二时间周期期间同时存取所述第二群组中的每一图像传感器像素。
5.根据权利要求1所述的方法，其中所述图像传感器进一步包含多个控制电路，所述控制电路中的每一者可操作以存取所述阵列中的每一图像传感器像素，且其中同时存取所述相应群组中的所述选定一者中的每一图像传感器像素包括将控制信号从所述多个控制电路中的第一控制电路选择性地路由到选定群组中的图像传感器像素的至少第一部分；以及将像素输出信号从图像传感器像素的所述第一部分选择性地路由到所述第一控制电路。
6.根据权利要求5所述的方法，其中同时存取所述相应群组中的所述选定一者中的每一图像传感器像素进一步包括将控制信号从所述多个控制电路中的第二控制电路选择性地路由到所述选定群组中的图像传感器像素的不同于所述第一部分的至少第二部分；以及将像素输出信号从图像传感器像素的所述第二部分选择性地路由到所述第二控制电路。
7.根据权利要求5所述的方法，其进一步包括用可配置互连电路在所述多个控制电路与所述选定群组中的所述图像传感器像素之间路由所述控制信号和所述像素输出信号。
8.根据权利要求1所述的方法，其中同时存取所述选定的图像传感器像素群组中的每一图像传感器像素包括同时存取所述选定的图像传感器像素群组中的每一图像传感器像素，而不存取所述至少两行中的作为不同于所述选定群组的另一图像传感器像素群组的部分的至少一些图像传感器像素。
9.一种图像传感器,其包括多个图像传感器像素群组；多个控制电路，其可操作以接收像素输出信号，其中所述控制电路相对于所述图像传感器像素而垂直堆叠；以及可配置互连电路，其间置于所述图像传感器像素与所述控制电路之间，其中所述可配置互连电路可操作以将所述像素输出信号从选定的图像传感器像素群组选择性地路由到所述控制电路中的至少一者。
10.根据权利要求9所述的图像传感器，其中所述控制电路包括模拟控制电路，且其中所述图像传感器进一步包括图像传感器数字处理电路，其相对于所述模拟控制电路而垂直堆叠。
11.根据权利要求10所述的图像传感器，其进一步包括额外的可配置互连电路，其间置于所述模拟控制电路与所述图像传感器数字处理电路之间。
12.根据权利要求9所述的图像传感器，其进一步包括寻址电路，其耦合到所述可配置互连电路且产生控制信号以用于编程所述可配置互连电路。
13.根据权利要求12所述的图像传感器，其中所述可配置互连电路包括第一多路复用器，其可操作以将像素信号从所述选定的图像传感器像素群组选择性地路由到所述控制电路中的至少一者；以及第二多路复用器，其可操作以将像素控制信号从所述控制电路中的所述至少一者选择性地路由到所述选定的图像传感器像素群组。
14.根据权利要求13所述的图像传感器，其中所述可配置互连电路进一步包括第三多路复用器，其从所述寻址电路接收所述控制信号，且产生控制位以用于控制所述第一和第二多路复用器。
15.根据权利要求14所述的图像传感器，其中所述可配置互连电路进一步包括“异或”门，其耦合到所述第三多路复用器的输出，其中第一和第二多路复用器经由所述“异或”门接收使用所述第三多路复用器产生的所述控制位。
16.—种系统,其包括中央处理单元；存储器；输入_输出电路；以及成像装置，其中所述成像装置包括像素阵列；透镜，其将图像聚焦于所述像素阵列上；以及图像传感器，其包括第一控制电路，其产生第一控制信号；第二控制电路，其产生第二控制信号；可配置互连电路；以及多个图像传感器像素，其中当所述图像传感器置于第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述多个图像传感器像素中的第一图像传感器像素；且当所述图像传感器置于第二配置中时，所述可配置互连电路将所述第二控制信号路由到所述第一图像传感器像素。
17.根据权利要求16所述的系统，其中当所述图像传感器置于所述第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述多个图像传感器像素中的第二图像传感器像素。
18.根据权利要求17所述的系统，其中当所述图像传感器置于所述第一配置中时，所述可配置互连电路将所述第一控制信号路由到所述第一图像传感器像素，而不将所述第二控制信号路由到所述第一图像传感器像素。
19.根据权利要求16所述的系统，其中当所述图像传感器置于所述第一配置中时，所述可配置互连电路将从所述第一图像传感器像素产生的像素输出信号路由到所述第一控制电路；以及当所述图像传感器置于所述第二配置中时，所述可配置互连电路将从所述第一图像传感器像素产生的像素输出信号路由到所述第二控制电路。
20.根据权利要求16所述的系统，其中所述可配置互连电路包括间置于所述第一图像传感器像素与所述第一和第二控制电路中的至少一者之间的多个多路复用器。
全文摘要
本申请案涉及具有灵活的互连能力的图像传感器。电子装置可包含具有可配置图像传感器像素互连的图像传感器。图像传感器可包含经由可配置互连电路而耦合到模拟电路的图像传感器像素。所述模拟电路可包含许多模拟电路块。所述模拟电路块可控制和读出来自相关联的图像传感器像素的信号。所述可配置互连电路可经控制以重新路由所述模拟电路块与特定的图像传感器像素群组之间的连接。数字电路可经由可配置互连电路而耦合到所述模拟电路。所述数字电路可包含数字电路块。可存在由少量的模拟电路块控制的显著更多的图像像素，所述少量的模拟电路块又由更少量的数字电路块控制。所述图像传感器像素阵列、所述可配置互连电路、所述模拟电路和所述数字电路可垂直堆叠。
文档编号H04N5/335GK103024296SQ20121031663
公开日2013年4月3日 申请日期2012年8月30日 优先权日2011年9月21日
发明者格雷厄姆·基尔希 申请人:普廷数码影像控股公司