专利名称：一种提高数字预失真处理速度的方法
技术领域：
本发明涉及功率放大器(功放)的数字预失真技术，特别涉及一种提高数字预失真处理速度的方法。
背景技术：
随着无线通信的发展，信号带宽越来越宽，其包络起伏和峰均比也越来越大，这对宽带发信通道，尤其是混频器和功放提出了更高的线性要求。这主要是因为半导体器件在大信号下具有不可避免的非线性特性，当宽带发信机工作在非线性区时，会产生严重的互调分量，在工作频带内就可以造成信号间的相互干扰，在工作频带外产生不需要的频谱泄 漏。功率放大器是无线通信系统中必不可少的部分，非线性是其固有特性。然而，非线性会带来失真，导致系统误码率增加，产生邻道干扰。为了保证功率放大器的线性度与效率，人们已经提出了各种各样的方法对功放进行线性化处理，例如功率回退法(Back-off)，负反馈法(Feedback),前馈法(Feed-forward),数字预失真法(Predistortion)等方法。其中，功率回退法是一种简单、可靠地线性化措施，它将输入功率降低使功率放大器工作在线性区域，但是，从经济方面来考虑，大功率的放大管价格昂贵，用牺牲功率放大器效率的方法来提高线性度是并不可取的；反馈法是采用外部电路来改善功率放大器的线性度的，但它并不适用于宽带信号；前馈法相比于反馈法，克服了延迟带来的影响，更加适宜用于宽带信号，但随着器件特性的变化其性能将变坏；数字预失真就是在功率放大器之前对输入信号先做预处理，它的传输特性刚好是放大器特性的反函数。由于数字预失真法具有电路形式简单、调整方便、效率高、造价低等优点，因此，它是目前使用得最多，最有发展前景的一种方法。数字预失真技术的出现是线性化技术发展中非常重要的一步，其具有稳定性高，适用带宽高，功放成本低，散热量小，实现难度低等优点。同时，随着数字信号处理技术的高速发展，使得数字预失真系统的实现成本越来越低，而性能却不断得到提高。数字预失真技术由于自身具备的各种优势，正逐渐成为功率放大器的主要线性化技术。在工程实践中，数字预失真处理的步骤通常是，在数字基带采集功放的输入和输出信号，基于预先设定的功放模型计算预失真系数，再将该系数用于预失真处理。数字预失真处理的一般硬件实现方法是首先采集功放输入和输出信号，将数据传给DSP或软核等串行处理器件计算预失真系数，而使用预失真系数进行预失真处理在FPGA或专用芯片中进行，如申请号为CN201010558073. 4的专利所述。这种实现方法在工程应用中存在的主要问题是，计算预失真系数的方法常采用最小均方算法(least square, i.e. LS),该算法中包括自相关矩阵计算步骤，该步骤的计算量非常大，在300MHz的DSP时钟下耗费时间达几十秒，占到整个DSP处理流程耗费时间的80%以上。而现代移动通信信号的变化是非常快的，随着用户的接入和退出，移动通信信号的带宽和幅度变化非常大，同时移动通信系统常采用跳频技术，即信号所处的频点也会在不同帧的时间段内发生跳变，通常变化的速度小于I秒。所有上述因素都对传统预失真技术实现方式的效果造成了影响，使得预失真技术在快变信号的条件下难以产生较好的效果，对相邻频段产生较大干扰，从而降低了移动通信系统的容量和覆盖范围。
发明内容
为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种提高数字预失真处理速度的方法，在实际应用中能够快速跟踪信号的变化，减少带外干扰。本发明的目的通过以下技术方案实现一种提高数字预失真处理速度的方法，包括以下步骤(I)并行处理器件连续抓取功放输入信号和功放输出信号，并传给串行处理器件；(2)串行处理器件计算自相关矩阵Ryy和互相关矩阵Ryz ； 设z(n) =XZ a ki y (n + O |v(n + /)「* —1
k 二1 /二0其中，z(n)为功放输入信号，y(n)为功放输出信号，n=l，2，…，N，N为采集的功放输入信号和功放输出信号的总点数，akl为预失真系数，k为多项式阶数，I为记忆深度；K为最大多项式阶数，L为最大记忆深度；Ryy为(K*L) * (K*L)的二维矩阵,设Ryy (p, q)为Ryy的第P行,第q列的元素,则
Nkk
_5] Ryy(P，Cf) = [/(" + Ip)|v(w + Ip)| ”+ Iq)\y(n + Iq)[v/
H=I其中，y* (n+lp)表示y (n+lp)的复数共轭，Ip= [p/K],表示p/K的整数部分；kp=mod (p, K),表示 p/K 的余数；Iq= [q/K], kq=mod (q, K)；Ryz为(K*L) *1的一维矩阵,设Ryz (p)为Ryz的第p行的元素,则Rr (p)=文 yin + Ip) |.v(" + Ip)卜.* z{n)
K=I)
k=\ I=G其中lp=[p/K],表示 p/K 的整数部分；kp=mod(p, K),表示 p/K 的余数；lq=[q/K],kq=mod (q, K)；所述Ryy由以下方法计算(2-1)计算并保存矩阵polyMat={pn，k},其中pn, k=y (n) * I y (n) 12k^1(2-2)利用pn，k计算Ryy的上三角矩阵中的元素Ryy (p，q)，
N
_5]= TPlip^p-Pn^kq其中，/C1 t表亍P +/ 的复数共轭。
P PP r
p=l, 2,, (K*L),对于第 p 行 q=p, p+1,…，(K*L), Ip= [p/K],表示 p/K 的整数部分；kp=mod (p, K),表示 p/K 的余数；Iq= [q/K], kq=mod (q, K)；(2-3)由Ryy的上三角矩阵获得Ryy的下三角矩阵
':i.(/M/) = 0,/ )其中p=l, 2，...，(K*L),对于第 p 行 q = 1，2，...，p_l ；(3)得到Ryy和互相关矩阵Ryz后，根据下式计算预失真系数矩阵A = R~} Rvz将预失真系数矩阵传给并行处理器件；(4)并行处理器件接收预失真系数矩阵后，对输入信号进行预失真处理，再传给发射链路。与现有技术相比，本发明具有以下优点和有益效果本发明通过对自相关矩阵的矩阵元计算步骤和方法的简化，使得其计算量为传统方法的1/10以下，由于自相关矩阵的计算在DSP所执行的预失真系数计算步骤所耗费的时间中所占比重为80%以上，并且是周期性的运行，所以该发明能大大提高了预失真系数的更新速度，使得预失真系数的更新周期缩短到秒级时间单位，同时也减少了 DSP的功耗，在实际系统的应用中，由于经过功放的信号随着用户的接入和退出，其幅度和带宽的变化非常快，自相关矩阵计算速度的提高使得预失真系统能够快速跟踪信号的变化，从而减少工作频带内干扰和带外的泄漏，提高移动通信系统的容量和覆盖范围。
图I为本发明用于实现数字预失真处理的整体硬件框图。图2为本发明提高数字预失真处理速度的方法的流程图。
具体实施例方式下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。实施例图I为本实施例用于实现数字预失真处理的整体硬件框图，包括串行处理器件、并行处理器件、发射链路、反馈链路、功率放大器和天线。如图2所示，本实施例的提高数字预失真处理速度的方法，包括以下步骤(I)并行处理器件连续抓取功放输入信号和功放输出信号，并传给串行处理器件；(2)串行处理器件根据功放模型和LS算法原理计算自相关矩阵Ryy和互相关矩阵R
K L-I^设 )= X X + l)\y{n + Of—1
A-=I HO其中，z(n)为功放输入信号，y(n)为功放输出信号，n=l，2，…，N，N为采集的功放输入信号和功放输出信号的总点数，akl为预失真系数，k为多项式阶数，I为记忆深度；K为最大多项式阶数，L为最大记忆深度；Ryy为(K*L) * (K*L)的二维矩阵,设Ryy (p, q)为Ryy的第P行,第q列的元素,则
权利要求
1 一种提高数字预失真处理速度的方法，其特征在于，包括以下步骤 (1)并行处理器件连续抓取功放输入信号和功放输出信号，并传给串行处理器件； (2)串行处理器件计算自相关矩阵Ryy和互相关矩阵Ryz；
全文摘要
本发明公开了一种提高数字预失真处理速度的方法，包括以下步骤:(1)并行处理器件连续抓取功放输入信号和功放输出信号，并传给串行处理器件；(2)串行处理器件根据功放模型和LS算法原理计算自相关矩阵Ryy和互相关矩阵Ryz；(3)得到Ryy和互相关矩阵Ryz后，计算预失真系数矩阵；(4)并行处理器件接收预失真系数矩阵后，对输入信号进行预失真处理，再传给发射链路。本发明在实际应用中能够快速跟踪信号的变化，减少带外干扰。
文档编号H04L25/49GK102970261SQ201210429348
公开日2013年3月13日 申请日期2012年10月31日 优先权日2012年10月31日
发明者杨俊 申请人:华南理工大学