数字预失真电路与方法以及数字预失真训练电路的制作方法
【技术领域】
[0001] 本发明是关于补偿非线性特性的电路与方法，尤其是关于数字预失真电路与方法 以及数字预失真训练电路。
【背景技术】
[0002] 通常而言，包含非线性组件（例如晶体管）的模拟电路在特定运作条件下会有明 显的非线性输出失真的问题。举例来说，以常见于通讯系统发射机中的功率放大器（Power Amp1ifier,PA)而言，若输入信号的大小超过该功率放大器的线性区，相对应的输出信号就 会呈现非线性失真，从而出现频带内信号的失真以及相邻频带信号的干扰；尤有甚者，在部 分无线通信宽带正交分频多任务（OrthogonalFrequencyDivisionMultiplexing, 0FDM) 系统中，高功率的功率放大器除了会有非线性问题，还会有记忆效应（MemoryEffects),亦 即功率放大器的输出会与在先的输出相关，这些特性均对非线性失真的补偿造成了更多的 挑战。
[0003] 以功率放大器的线性化技术而言，目前主要的技术有前馈技术、负回授技术以及 线性预失真技术等，其中线性预失真技术的适用范围广，且成本、效率与稳定性相对地平衡 且实用，有鉴于此，有人提出了一种模拟射频预失真技术，但由于射频预失真的实现涉及了 射频非线性主动组件的使用与参数调整，因此该技术会有设计复杂度高等问题；另有人提 出了一种数字预失真（DigitalPre-distortion,DPD)技术，其依据伏尔特拉（Volterra) 级数及其变形或其简化的记忆多项式（MemoryPolynomial,MP)来建构一预失真的架 构（亦即以该记忆多项式来呈现功率放大器的非线性表现），并在硬件上通过查表电路 (Look-upTable,LUT)或多项式运算电路来实现。
[0004] 然而，上述查表电路需要甚多内存空间且精确度在成本考虑下难以提高；而上 述多项式运算电路在记忆效应的深度大且记忆多项式的阶数高的情形下需要耗用大量的 运算资源以决定大量的系数，因此，在成本考虑下，有人提出以最小均方法（LeastMean Square，LMS)来迭代收敛以决定上述系数，但最小均方法有可能受限于收敛步伐的设定不 佳（步伐太大则不易或无法收敛；步伐太小则耗费运算资源及时间）而有收敛及稳定性的 问题，且此法仍会耗用相当的芯片面积，不能有效降低成本。
[0005] 前述采用记忆多项式的数字预失真技术以及查表电路的范例可分别由下列文献 进一步了解：
[0006] (1)LeiDing,G.TongZhou,DennisR.Morgan,ZhengxiangMa,J.Stevenson Kenny,JoehyeongKim,CharlesR.Giardina,^MEMORYPOLYNOMIALPREDISTORTERBASED ONTHEINDERECTLEARNINGARCHITECTURE"，SchoolofElectricalandComputer EngineeringofGeorgiaInstituteofTechnologyinAtlanta,No. 0-7803-7632-3/02, IEEE,2002。
[0007] (2)HuXin,WangGang,WangZi-Cheng,LuoJi-Run,"WidebandAdaptive PredistortionAlgorithmBasedonLUTandMemory-EffectCompensation Techniques^,Vol. 34,No. 3,JournalofElectronics&Information Technology，Mar.2012。
【发明内容】
[0008] 本发明的一目的在于提出数字预失真电路与方法以解决先前技术的问题。
[0009] 本发明提出一种数字预失真电路，能够补偿一模拟电路的非线性特性。该数字预 失真电路的一实施例包含：一预失真训练电路以及一预失真电路。所述预失真训练电路用 来依据一乔列斯基分解相关算法处理一数字回授（反馈）信号，由此产生多个系数，其中该 数字回授信号源自于该模拟电路的输出信号，该模拟电路的输出信号源自于一原始数字信 号。所述预失真电路包含该预失真训练电路或独立于该预失真训练电路外，用来于一补偿 模式下依据该多个系数处理该原始数字信号，由此产生一数字预失真信号，其中该数字预 失真信号的非线性特性用来补偿该模拟电路的非线性特性，由此让模拟电路的输出信号符 合一默认特性。
[0010] 本发明另提出一种数字预失真方法，通过本发明的数字预失真电路或其等效电路 来执行，同样能够补偿一模拟电路的非线性特性。该方法的一实施例包含下列步骤：依据一 乔列斯基分解相关算法处理一数字回授信号，由此产生多个系数，其中该数字回授信号源 自于该模拟电路的输出信号，该模拟电路的输出信号源自于一原始数字信号；以及于一补 偿模式下依据该多个系数处理该原始数字信号，由此产生一数字预失真信号，其中该数字 预失真信号的非线性特性用来补偿该模拟电路的非线性特性，由此让模拟电路的输出信号 符合一默认特性。
[0011] 前述的预失真训练电路可单独实施。因此，本发明进一步提出一种数字预失真训 练电路，其一实施例包含：一预失真训练电路，用来依据一简化的乔列斯基分解算法处理一 数字回授信号，由此产生多个系数，其中该数字回授信号源自于一模拟电路的输出信号，该 多个系数用来补偿该模拟电路的非线性特性。
[0012] 有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
【附图说明】
[0013] 图1是本发明的数字预失真电路的一实施例的示意图；
[0014] 图2是本发明的数字预失真电路的另一实施例的示意图；
[0015] 图3是本发明的用来计算矩阵因子的电路的一实施例的示意图；
[0016] 图4是本发明的用来执行矩阵运算的电路的一实施例的示意图；
[0017] 图5是本发明的用来计算运算值的电路的一实施例的示意图；
[0018] 图6是本发明的执行正向替代运算的电路的一实施例的示意图；
[0019] 图7是本发明的执行反向替代运算的电路的一实施例的示意图；
[0020] 图8是图1的预失真电路的一实施例的示意图；
[0021] 图9是图1的模拟电路与回授（反馈）电路的一实施例的示意图；
[0022] 图10是本发明的数字预失真方法的一实施例的流程图；以及
[0023] 图11是本发明的数字预失真方法的另一实施例的流程图。
[0024] 附图标记
[0025] 100数字预失真电路
[0026] 110预失真训练电路
[0027] 120预失真电路
[0028] 130模拟电路
[0029] 140 回授电路
[0030] 150时序对准电路
[0031] 310、320 电路单元
[0032] 330乘法器
[0033] 410、420、430 电路单元
[0034] 440、45〇 乘法单元
[0035] 460、470加法单元
[0036] 510、520、530、540、550 电路单元
[0037] 560乘法单元
[0038] 570加法单元
[0039] 580减法单元
[0040] 590除法单元
[0041] 610,620,630 电路单元
[0042] 640乘法单元
[0043]650加法单元
[0044]660减法单元
[0045]670除法单元
[0046] 710、720、730 电路单元
[0047] 740乘法单元
[0048]750加法单元
[0049]760减法单元
[0050]810预失真转换处理单元
[0051]820乘法器
[0052]830加法器
[0053]910数字至模拟转换器（DAC)
[0054] 920 升频器（UC)
[0055]930功率放大器（PA)
[0056] 940模拟增益控制器（AGC)
[0057] 950 降频器（DC)
[0058] 960模拟至数字转换器（ADC)
[0059] 970数字增益控制器（DGC)
[0060]S1010 依据一乔列斯基分解相关算法处理一数字回授信号，由此产生多个系数， 其中该数字回授信号源自于一模拟电路的输出信号，该模拟电路的输出信号源自于一原始 数字信号
[0061] S1020 于一补偿模