式下依据该多个系数处理该原始数字信号，由此产生一数字 预失真信号，其中该数字预失真信号的非线性特性用来补偿该模拟电路的非线性特性以让 该模拟电路的输出信号符合一默认特性
[0062]S1030确认该数字回授信号是否符合该默认特性
[0063] S1040若该数字回授信号不符合该默认特性，则产生或更新该多个系数
[0064] S1050若该数字回授信号符合该默认特性，则使用该多个系数
【具体实施方式】
[0065] 以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语 有加以说明或定义，该部分用语的解释应以本说明书的说明或定义为准。
[0066] 本发明包含数字预失真电路与方法以及数字预失真训练电路，该些电路与方法以 有效且经济的方式来补偿一模拟电路（例如一功率放大器）的非线性失真，同时顾及该模 拟电路的记忆效应。本发明可用于任一具有非线性特性的电路，且在实施为可能的前提下， 本技术领域具有通常知识者能够依本说明书的公开选择等效组件来实现本发明。本发明的 电路可能包含已知组件，故在不影响发明公开要求及可实施性的前提下，已知组件的说明 将适度节略。另外，本发明的方法可以是软件及/或硬件的形式，可藉由本发明的电路或其 等效电路来执行。再者，于实施为可能的前提下，本技术领域人士可依本发明的公开内容及 自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施 例的部分或全部技术特征的组合，由此增加实施本发明的弹性。
[0067]图1是本发明的数字预失真电路的一实施例的示意图。如图1所示，数字预失真 电路100包含一预失真训练电路110以及一预失真电路120,并可进一步包含下列电路或与 其协同运作：一模拟电路130以及一回授电路140。所述预失真训练电路110用来依据一乔 列斯基分解（CholeskyDecomposition)相关算法处理一数字回授信号，以产生多个系数。 所述预失真电路120包含该预失真训练电路110或独立于该预失真训练电路110外，用来 于一补偿模式下依据该多个系数处理一原始数字信号，由此产生一数字预失真信号。所述 模拟电路130用来于一正常模式下依据该原始数字信号产生一输出信号，或于该补偿模式 下依据该数字预失真信号产生该输出信号，其中数字预失真信号的非线性特性能够补偿模 拟电路130的非线性特性，使得模拟电路130的输出信号符合一默认特性（例如一线性特 性或一符合已知规格的特性），另外，当模拟电路130的输出信号是源自于该数字预失真信 号，预失真训练电路110可进一步依据该数字回授信号更新该多个系数，进而更新预失真 电路120所采用的多个系数，然此功能是否必要是视实施者的需求而定。至于所述回授电 路140用来依据模拟电路130的输出信号产生前述数字回授信号。另外，如图2所示，数字 预失真电路1〇〇可再包含下列电路的至少其中的一或与其协同运作：一时序对准电路150， 用来确认该原始数字信号与数字回授信号的时序对应关系，使得预失真训练电路110能依 据该时序对应关系处理数字回授信号，并据以产生前述多个系数。由于上述模拟电路130、 回授电路140与时序对准电路150的任一单独而言可由已知或本领域人士自行设计的电路 来实现，在不影响本发明的公开要求及可实施性的前提下，针对单一电路的细节说明将予 以节略。
[0068] 上述乔列斯基分解相关算法是指乔列斯基分解算法、简化的乔列斯基分解 (ModifiedCholeskyDecomposition)算法或上述二算法的任一的衍生，其中简化的乔列斯 基分解算法常表示为LDLH，是通过一矩阵式（即LDLH)来表示一原矩阵（例如下述的预失真 转换矩阵H)，其中L指一下三角矩阵（LowTriangularMatrix)、D指一对角矩阵（Diagonal Matrix)以及LH指L的共轭转置矩阵或说一上三角矩阵（UpperTriangularMatrix)。乔 列斯基分解算法与简化的乔列斯基分解算法均为习知算法，但前者需要进行开根号运算， 后者只需进行四则运算，基于四则运算于电路实现上相对简单，因此本实施例将采简化的 乔列斯基分解算法并据以说明，然而本领域人士可依其需求采用其它乔列斯基分解相关算 法，并利用适当的电路来实现。更多关于乔列斯基分解算法与简化的乔列斯基分解算法的 说明可由下列文献得知：DueNguyen,"CholeskyandLDLTDecomposition",Chapter04. 1 1，July29,2010。
[0069] 请继续参阅图1。本实施例中，预失真训练电路110依据简化的乔列斯基分解算法 处理数字回授信号，并执行至少下列步骤：
[0070] 步骤S110 :依据前述数字回授信号x(t) (t为1到T之间的整数，用来表示第t个 数字回授信号）、一默认的记忆多项式（MemoryPolynomial)的阶数（2p-l)(p为正整数） 以及一默认的记忆效应的深度q(q为〇到Q之间的整数，其中Q为不小于〇的整数，对应图 8的预失真电路120的处理路径的数目）来得到一预失真转换矩阵Η如下：
[0072] H= [H0.Hi.H2. - .Hq]
[0073] 该预失真转换矩阵H同时也反映了模拟电路130的失真（或说模拟电路130的输 入信号与数字回授信号之间的关系），其中参数T是指预失真训练电路110所处理的数字回 授信号x(t)的数目，且每个矩阵因子h2pl,q(m)(m=t~（t+Τ-Ι))可通过下式求得：
[0074]h2pliq(m) = |x(t-q)|2(p1}.x(t-q)
[0075] 上式矩阵因子的计算可通过图3的电路或其等效电路来执行，当然亦可通过其它 已知运算电路（例如现场可程序化门阵列（FieldProgrammableGateArray,FPGA)、微处 理单元或特殊应用集成电路（Application-SpecificIntegratedCircuit)等）来实现。图 3的电路包含：电路单元310用来提供|X(t-q)|2(pn ;电路单元320用来提供X(t-q);以及 乘法器330用来将|X(t-q)|2(ρυ与X(t-q)相乘。
[0076] 步骤S120 :依据该预失真转换矩阵Η的共轭矩阵Hh、该预失真转换矩阵Η以及该 原始数字信号Υ进行矩阵运算以得到一运算结果。进一步而言，由于预失真训练电路110 将依据预失真转换矩阵Η(其依据回授信号x(t)而定）以及原始数字信号Υ来求出用于产 生预失真的多个系数c，因此在求出系数c的过程中会先求HhH与HY的运算结果，而求出系 数c的过程可用下列式子来表示：
[0078] 其中变量瓜硭^"上^上^^的下标代表矩阵维度的大小:下标变量^勺定义 如步骤S110的说明所述，下标变量η为大于1的正整数，L、D、LH的定义如前文所述依序为 下三角矩阵、对角矩阵以及上三角矩阵，矩阵A等于L.D.LH，矩阵bnX1等于矩阵AnXn乘以系 数矩阵cnX1。既然步骤S110已求出预失真转换矩阵Η且原始数字信号Y已知，本步骤即可 据以计算（ΗΗ.Η)与Ηη.Υ以得到所要的运算结果。
[0079] 本步骤的计算可通过图4的电路或其等效电路来执行，当然亦可通过其它已知运 算电路（例如现场可程序化门阵列、微处理单元或特殊应用集成电路等）来执行。图4的 电路包含：电路单元420用来依序提供矩阵Η的各个因子Η(:，j)，其中j指矩阵的行数；电 路单元410用来依序提供矩阵Hh的各个因子！T(i，：），其中i指矩阵的列数；电路单元430 用来提供矩阵Y的各个因子Y(:，l);乘法单元440用来将矩阵因子H(:，j)与相乘!T(i，：）； 乘法单元450用来将矩阵因子！T(i，：）与Y(:，1)相乘；加法单元460(SUM)用来加总矩阵 因子以:，」）与矿(1，：）的相乘结果；以及加法单元470(51]1)用来加总矩阵因子矿(1， ：）与 Y(:，1)的相乘结果。
[0080] 步骤S130 :依据简化的乔列斯基分解算法处理上述运算结果以得到该多个系数 (例如图8的预失真电路120的各路径的权重系数cq+1(q= 0~Q))。更详细地说，本步骤 包含下列子步骤：
[0081] 步骤S132:依据运算结果（Hh.H) =L.D.LH =A计算出多个运算值d^、]^，其中dj.j 指对角矩阵D的矩阵因子，L指下三角矩阵L的矩阵因子，下标i、j分别指矩阵的列数与 行数。更详细地说，t与L可由下式求得：
[0084] 其中a]]与&1]为矩阵A的矩阵因子，符号*代表共轭转置。
[0085] 该些运算值的计算可通过图5的电路或其等效电路来执行，当然亦可通过其它已 知运算电路（例如现场可程序化门阵列、微处理单元或特殊应用集成电路等）来执行。图5 的电路包含：电路单元510用来提供llk;电路单元520用