专利名称：自适应预失真装置及跳频信号发射机的制作方法
技术领域：
本实用新型涉及一种自适应预失真装置以及一种跳频信号发射机。
背景技术：
移动通信蜂窝系统的容量受到一定的频率、带宽的限制，以GSM(Global Systemof Mobile communication,全球移动通讯系统)制式信号为例,频率必须进行复用才能够满足一定区域的容量需求，然而，频率复用尤其是紧密的频率复用方式必然会面临如何降低同频干扰的问题频率复用越紧密，容量越能得到提升，但与之同时也会带来同频干扰的上升。目前，跳频做为一种克服干扰、获得跳频增益的有效途径，得到广泛的应用。常用的跳频方式包括有两种一种是基带跳频，每个发信机只能对应一个频点；另一种是射频跳频，每个发信机能够发送所有参与跳频的频点，而且频点数越多，性能越 好。射频跳频的相关功能可以在RRU( (Radio Remote Unit,射频拉远单元)端完成,每个载波通道通过两个NCO(numerical controlled oscillator,数控振荡器)实现兵兵切换的方式来完成，这种方式对资源的开销也相对较大。在DPD(Digital Prestirotion,数字预失真)应用技术中,GSM多载波跳频的应用是一个挑战，DPD技术是基于采样数据的后处理模型跟踪，系数更新时间是秒级，而GSM跳频时间是毫秒级，因此DH)更新速度不足，可能会导致DH)模型系数与当前的信号频点不匹配的情况，导致Dro对消性能不理想。
实用新型内容针对上述现有技术中存在的问题，本实用新型的目的在于提供一种自适应预失真装置以及一种跳频信号发射机，其可以解决Dro计算时间长与跳频时间快的矛盾，可以自适应对Dro系数进行切换，保障DPD的对消性能。为达到上述目的，本实用新型采用以下技术方案—种自适应预失真装置，包括跳频信号处理器、延时器、误差处理器以及预失真器，所述跳频信号处理器的输入端接入同步帧号，输出端与所述误差处理器的第一输入端、数字上变频器、以及数字下变频器连接，延时器的输入端与所述数字上变频器的输出端连接、输出端与所述误差处理器的第二输入端连接，所述误差处理器的第三输入端与模数转换器的输出端连接，所述预失真器的输入端与所述数字上变频器的输出端、所述误差处理器的输出端连接，所述预失真器的输出端与数模转换器的输入端连接。一种跳频信号发射机，包括数字上变频器、数模转换器、模数转换器、数字下变频器，还包括自适应预失真装置，所述自适应预失真装置包括跳频信号处理器、延时器、误差处理器以及预失真器，所述跳频信号处理器的输入端接入同步帧号，输出端与所述误差处理器的第一输入端、数字上变频器、以及数字下变频器连接，延时器的输入端与所述数字上变频器的输出端连接、输出端与所述误差处理器的第二输入端连接，所述误差处理器的第三输入端与模数转换器的输出端连接，所述预失真器的输入端与所述数字上变频器的输出端、所述误差处理器的输出端连接，所述预失真器的输出端与数模转换器的输入端连接，所述模数转换器的输入端与所述数字下变频器的输出端连接。根据上述本实用新型的方案，是针对跳频信号在RRU端增加跳频信号处理器来计算得到射频信道号ARFCN和DH)系数，并建立AFRCN和NCO的对照表提供跳频序列或者是提供AFRCN给到数字信号处理器实时计算获得ARFCN与NCO的对应值，数字上变频器DUC的输出信号经延时器后传输到误差处理器，误差处理器针对所接收的各信号进行比较计算，并根据比较计算结果对DH)系数进行误差处理后传输给预失真器，预失真器中设置有LUT系数循环链表存储器来实现对DH)系数的循环链表的存储，并基于误差处理器的比较计算结果对该LUT系数循环链表存储器进行滑动控制，预失真器通过从LUT系数循环链表存储器中读取出DH)系数来对数字上变频器输入的信号进行预失真处理后输出给数模转换器，从而解决了 Dro计算时间长与跳频时间快的矛盾，可以自适应对Dro系数进行切换，保障DPD的对消性能。
图I是本实用新型的自适应预失真装置实施例的结构示意图；图2是图I所示中的自适应预失真处理器的结构示意图；图3是图I中所示的跳频信号处理器的一个具体示例的结构示意图；图4是图I中所示的跳频信号处理器的另一具体示例的结构示意图；图5是图2中的自适应预失真处理器的一个具体示例的结构示意图；图6是循环链表存储器的一个具体不例。
具体实施方式
以下结合其中的较佳实施方式对本实用新型方案做详细阐述说明。在下述实施例的说明中，是以自适应预失真装置应用在跳频信号发射机上进行举例说明，这种说明并不用以对本实用新型方案造成限定。图I中示出了本实用新型的跳频信号发射机的自适应预失真装置一个实施例的结构示意图，如图I所示，在该实施例中，本实用新型的跳频信号发射机的自适应预失真装置连接于跳频信号发射机的数字上变频器、模数转换器ADC、数模转换器DAC以及同步帧号之间，其包括有跳频信号处理器以及自适应预失真处理器，图2中示出了图I所示中的自适应预失真处理器的结构示意图。如图I、图2所示，自适应预失真处理器包括延时器、误差处理器以及预失真器，跳频信号处理器的输入端接收同步帧号SFN，跳频信号处理器的输出端与数字上变频器DUC、误差处理器的第一输入端以及数字下变频器DDC连接，延时器的输入端与数字上变频器DUC的输出端连接、输出端与误差处理器的第二输入端连接，误差处理器的第三输入端与模数转换器ADC的输出端连接，预失真器的输入端与数字上变频器DUC的输出端、误差处理器的输出端连接，预失真器的输出端与数模转换器DAC的输入端连接。在具体工作时，跳频信号处理器接收同步帧号，根据同步帧号得到帧信号，并根据帧信号、用户跳频序列、信号分配类指令、以及帧类别计算出射频信道号ARFCN与DH)系数，并建立射频信道号ARFCN与数控振荡器NCO的对照表以提供跳频序列，或者是提供射频信道号ARFCN给误差处理器以实时计算获得射频信道号ARFCN与数控振荡器NCO的对应值(以下会结合这两种方式分别进行说明)。数字上变频器DUC的输出信号经延时器后传输到误差处理器，误差处理器针对所接收的各信号进行比较计算，并根据比较计算结果对DPD系数进行误差处理后传输给预失真器。预失真器中设置有LUT系数循环链表存储器来实现对DH)系数的循环链表的存储，并基于误差处理器的比较计算结果对该LUT系数循环链表存储器进行滑动控制，预失真器通过从LUT系数循环链表存储器中读取出DH)系数来对数字上变频器输入的信号进行预失真处理后输出给数模转换器。图3中示出了图I中所示的跳频信号处理器的一个具体示例的结构示意图。如图
3所示，在该示例中，该调频信号处理器包括有FN产生单元、跳频计算单元以及NCO控制单元，其中，FN产生单元接收同步帧号SFN、并依据该同步帧号SFN产生帧信号FN，跳频计算单元接入该帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0，并根据帧信号FN、跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAIO计算得到射频信道号ARFCN和DH)系数并创建出ARFCN与NCO对照表，并将该射频信道号输出给NCO控制 单元，NCO控制单元对每个载波的跳频序列和时间上载波数排列的一致性进行控制，并将该射频信道号ARFCN通过创建的ARFCN与NCO对照表写入循环链表，这里的循环链表是指下述LUT系数循环链表存储器中储存的循环链表，跳频计算单元计算得到的DH)系数传输给误差处理器，由误差处理器进行误差处理后写入循环链表。其中，在图3所示的示例中，同步帧号SFN是由基带单元(图中未示出)发出，且每隔一段时间(例如60ms)同步一次。跳频计算单元接入的频率子集初始偏移MAI0，可从所有用户MAIO存储表中读取得到，在该所有用户MAIO存储表中，储存有所有用户的MAIO的信息。跳频计算单元计算得出射频信道号ARFCN的方式，可以采用现有技术中已有的跳频算法计算得到。上述ARFCN与NCO对照表，在一个RRU中通常只存在有一个，各载波通道(例如GSM系统下的16载波通道)共用此对照表。图4中示出了图I中所示的跳频信号处理器的另一个具体示例的结构示意图。在该示例中，跳频信号处理器并没有通过ARFCN与NCO对照表将计算得到的射频信道号ARFCN通过ARFCN与NCO对照表写入循环链表，而是传输给误差处理器，由误差处理器实时计算得到ARFCN与NCO的对应关系后写入循环链表。如图4所示，该示例中的跳频信号处理器包括FN产生单元、跳频计算单元以及NCO控制单元，其中，FN产生单元接收同步帧号SFN、并依据该同步帧号SFN产生帧信号FN，跳频计算单元接入该帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0,并根据帧信号FN、跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAIO计算得到射频信道号ARFCN和DH)系数，并将该DH)系数直接输出该误差处理器，将该射频信道号输出给NCO控制单元，NCO控制单元对每个载波的跳频序列和时间上载波数排列的一致性进行控制，并将该射频信道号ARFCN输出给误差处理器，由误差处理器实时计算得到ARFCN与NCO的对应关系后将射频信道号ARFCN写入循环链表，跳频计算单元计算得到的DH)系数经误差处理器进行误差处理后写入循环链表。其中，在图4所示的示例中，与上述图3中的示例类似，同步帧号SFN是由基带单元(图中未示出)发出，且每隔一段时间(例如60ms)同步一次。跳频计算单元接入的频率子集初始偏移MAI0，可从所有用户MAIO存储表中读取得到，在该所有用户MAIO存储表中，储存有所有用户的MAIO的信息。跳频计算单元计算得出射频信道号ARFCN的方式，可以采用现有技术中已有的跳频算法计算得到。图5中示出了图2中的自适应预失真处理器的一个具体示例。该自适应预失真处理器包括有延时器、误差处理器、以及预失真器。其中，误差处理器包括第一功率谱估计单元、第二功率谱估计单元、数据抓取单元、数字信号处理器、滑动控制单元，预失真器包括自适应算法单元，自适应预失真处理器中还设置有LUT系数循环链表存储器，该LUT系数循环链表存储器可以设置在预失真器中，也可以设置在误差处理器中。如前所述，延时器的输入端与数字上变频器DUC的输出端连接。参见图5所示，数字信号处理器的输入端与第一功率谱估计单元(即图中的功率谱估计单元0)的输出端、数据抓取单元的输出端、第二功率谱估计单元(即图中的功率谱估计单元I)的输出端连接，第一功率谱估计单元的输入端与延时器的输出端连接，数字信号处理器的第一输出端与滑动控制单元的输入端连接、第二输出端与LUT系数循环链表存储器连接，自适应算法单元的输入端与数字上变频器DUC的输出端、以及LUT系数循环链表存储器连接，自适应算法单元的输出端与第二功率谱估计单元的输入端、数模转换器DAC的输入端以及数据抓取单元的第一输入端连接，数据抓取单元的第二输入端与滑动控制单元的第一输出端连接，数 据抓取单元的第三输入端与模数转换器ADC的输出端连接，滑动控制单元的第二输出端与LUT系数循环链表存储器连接。具体工作时，数字上变频器DUC上变频后的IQ信号输出到延时器进行延时处理，并输出到自适应算法单元进行预失真处理。延时器对接收到的IQ信号进行延时后输出到第一功率谱估计单元，第一功率谱估计单元实现对前向输入信号的带外能量的测量后，将测量得到的前向功率传输到数字信号处理器。数字信号处理器依据接收的第一功率谱估计单元测量的前向功率、数据抓取单元传送的信号以及第二功率谱估计单元测量的反馈信号的反馈功率进行误差估计，以对跳频信号处理器传输过来的Dro系数进行计算与调整，并将调整之后的Dro系数值写入LUT系数循环链表存储器。滑动控制单元根据数字信号处理器的信号实现对LUT系数循环链表存储器的滑动控制。自适应算法单元从LUT系数循环链表存储器中读取出Dro系数，并用该Dro系数对数字上变频器上变频处理后的IQ信号进行数字预失真处理，数字预失真处理后的信号输出给数模转换器DAC进行数模转换，同时，数字预失真处理后的信号还输出给第一功率谱估计单元进行反馈功率的测量，第一功率谱估计单元测量的反馈功率输出给数字信号处理器以得出实时的Dro系数来写入LUT系数循环链表存储器，完成迭代过程。图6中示出了本实用新型方案中LUT系数循环链表存储器的一个具体示例。在图6所示的具体示例中，是结合图3中的跳频信号处理器、通过ARFCN与NCO对照表将射频信道号ARFCN写入循环链表为例进行说明。在采用图4中所示的跳频信号处理器的情况下，图6中的指针一应当是从误差处理器或者说是误差处理器中的数字信号处理器将射频信道号ARFCN写入表N。如图6所示，LUT系数循环链表存储器中开辟存储有多张查找表，每张LUT表的表头指向上一张LUT表的表尾、表尾指向下一张LUT表的表头,各LUT表首尾连接组成了循环链表。在LUT系数循环链表存储器中，除了上述提及的每个LUT表的表头与表尾的连接指针，另外还存在有三个指针。如图6所示指针一用以写入跳频算法计算后的新的射频信道号ARFCN ;指针二用以数字信号处理器的写入操作，以使数字信号处理器将计算得出的DPD系数写入LUT系数循环链表，完成参数的自适应迭代过程；指针三用于自适应算法单元的读出操作，以使得自适应算法单元从LUT系数循环链表中读出当前跳频序列分配的DPD系数值，并依据该DH)系数值作预失真处理。LUT表的循环顺序即以“ARFCN与NCO对照表”的顺序为依据，得到ARFCN与DH)系数值的二维数据查找表。在图6所示的LUT系数循环链表存储器中，指针一是将得到的射频信道号写入表N，指针二是从数字信号处理器将Dro系数写入表N-I，也就是说射频信道号ARFCN与DTO系数并不是同步的写入同一个表中，而是有一个时间差，该时间差跟数字信号处理器的处理速度有关，由于数字信号处理器的处理速度的不同，写入射频信道号ARFCN的表与写入DPD系数的表之间的距离也有所不同，在此不予赘述。 结合图6中所示的LUT系数循环链表存储器，上述滑动控制单元，主要是控制上述三个指针的同时顺时(加一操作)或者同时逆时(减一操作)，移动时间以本次跳频序列结束、下一个跳频序列到来的时间间隔为准，由于跳频时间在毫秒级，因此滑动时间很快。在当前循环链表的空间不足的情况下，只需再开辟新表即可，开辟新表的过程可以通过在任意空闲(未做读写的表)的两个LUT表之间做插入操作即可。以在表N与表N-I之间插入新的表为例，具体的插入操作过程可以是申请一个新表的存储空间、以及一个表头指针，将表N-I的表头指针由指向表N的表尾改为指向新表的表尾，将新表的表头指针指向表N的表尾，至此完成对新表的插入操作。相应地，在需要删除某个链表时，只需完成类似的对表头指针的指向地址做类似的操作即可，在此不予赘述。如图5所示，本实用新型的自适应预失真处理器，还包括连接于数字上变频器与延时器、自适应算法单元之间的削峰单元、第一增益调整单元，以及连接于自适应算法单元与数模转换器之间的第二增益调整单元，以完成对信号的削峰和增益调整的处理，其中，削峰单元的输入端与数字上变频器的输出端连接、输出端与第一增益调整单元的输入端连接，第一增益调整单元的输出端与延时器的输入端、自适应算法单元的输入端连接，具体的削峰方式和增益调整方式可以与现有技术中的相同，在此不予赘述。如上所述的本实用新型的方案，首先是针对跳频信号在RRU端增加了跳频信号处理器，通过跳频信号处理器完成从基带单元发出的用户跳频序列、信道分配类指令、帧类别的提取，建立ARFCN与NCO的对照表以提供跳频序列，或者是提供出ARFCN以便于误差处理器实时计算到与ARFCN对应的NC0。另外，本实用新型方案中建立了频率与幅度的两次滑动写入、一次滑动读取三条流水线的操作，针对跳频时间快的特点，将传统的查找表LUT改进为系数更新循环链表，建立了快速更新的循环链表，增加了滑动控制指针，通过三个指针分别完成频率序列系数的写入、当前频率序列DH)系数的读出以及ARFCN的频率序列写入等三条流水线的操作，一次滑动完成两次写入、一次写出，从而完成了自适应DH)系数的快速切换的方式。下一次滑动时间间隔为下一次跳频序列的开始，从而解决了 Dro系数计算时间长与GSM频率调动快的矛盾。根据上述跳频信号发射机的自适应预失真装置，本实用新型还提供一种跳频发射机，其包括如上所述的本实用新型的跳频信号发射机的自适应预失真装置，在此不予赘述。如上所述的本实用新型的方案，针对跳频信号在RRU端增加了跳频信号处理器，以完成从基带单元发送的用户跳频序列、信道分配类指令、帧类别的提取，建立AFRCN和NCO的对照表提供跳频序列，或者该提供AFRCN给到误差除了机器实时计算获得ARFCN与NCO的对应值。而且还建立了不同信道号对应的DH)系数值的两次滑动写入、一次滑动读取的三条流水线操作，针对跳频时间快的特点，对传统查找表LUT技术改进为系数更新循环链表，建立快速更新循环链表，增加滑动控制指针，通过三个指针分别完成频率序列的DPD系数计算写入、当前频率序列DH)系数读出、以及AFRCN的频率序列写入等三条流水线操作；一次滑动完成两次写入、一次读出，从而完成自适应DH)系数快速切换的方式。下一次滑动时间间隔为下一次跳频序列的开始。从而解决了 Dro系数计算时间长与GSM频率跳动快的矛盾。此外，误差处理器中设置有第一功率谱估计单元、第二功率谱估计单元，分别完成对前向、反馈信号能量的测量，将实时统计的数据给到误差处理器做进一步分析比较，增强了本实用新型方案的实时性。 以上所述的本实用新型实施方式，仅仅是对本实用新型的较佳实施例的详细说明，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。
权利要求1.一种自适应预失真装置，其特征在于，包括跳频信号处理器、延时器、误差处理器以及预失真器，所述跳频信号处理器的输入端接入同步帧号，输出端与所述误差处理器的第一输入端、数字上变频器、以及数字下变频器连接，延时器的输入端与所述数字上变频器的输出端连接、输出端与所述误差处理器的第二输入端连接，所述误差处理器的第三输入端与模数转换器的输出端连接，所述预失真器的输入端与所述数字上变频器的输出端、所述误差处理器的输出端连接，所述预失真器的输出端与数模转换器的输入端连接。
2.根据权利要求I所述的自适应预失真装置，其特征在于，所述跳频信号处理器包括FN产生单元、跳频计算单元以及NCO控制单元，FN产生单元接收所述同步帧号并根据所述同步帧号产生帧信号FN，跳频计算单元接收所述帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0，计算得到射频信道号ARFCN和DTO系数并建立ARFCN与NCO对照表，NCO控制单元将所述射频信道号ARFCN通过ARFCN与NCO对照表写入循环链表，将所述DH)系数传输给所述误差处理器。
3.根据权利要求I所述的自适应预失真装置，其特征在于，所述跳频信号处理器包括FN产生单元、跳频计算单元以及NCO控制单元，FN产生单元接收所述同步帧号并根据所述同步帧号产生帧信号FN，跳频计算单元接收所述帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0，计算得到射频信道号ARFCN和DTO系数，NCO控制单元将所述射频信道号ARFCN与所述DH)系数传输给所述误差处理器。
4.根据权利要求I或2或3所述的自适应预失真装置，其特征在于 所述误差处理器包括第一功率谱估计单元、第二功率谱估计单元、数据抓取单元、滑动控制单元、数字信号处理器，所述预失真器包括自适应算法单元，所述误差处理器或者所述预失真器还包括LUT系数循环链表存储器； 数字信号处理器的输入端与第一功率谱估计单元的输出端、数据抓取单元的输出端、第二功率谱估计单元的输出端连接，第一功率谱估计单元的输入端与延时器的输出端连接，数字信号处理器的第一输出端与滑动控制单元的输入端连接、第二输出端与LUT系数循环链表存储器连接，自适应算法单元的输入端与LUT系数循环链表存储器、数字上变频器连接，自适应算法单元的输出端与第二功率谱估计单元的输入端、数模转换器的输入端以及数据抓取单元的第一输入端连接，数据抓取单元的第二输入端与滑动控制单元的第一输出端连接、第三输入端与模数转换器的输出端连接，滑动控制单元的第二输出端与LUT系数循环链表存储器连接。
5.根据权利要求4所述的自适应预失真装置，其特征在于，还包括连接于数字上变频器与延时器、自适应算法单元之间的削峰单元、第一增益调整单元，以及连接于自适应算法单元与数模转换器之间的第二增益调整单元，削峰单元的输入端与数字上变频器的输出端连接、输出端与第一增益调整单元的输入端连接，第一增益调整单元的输出端与延时器的输入端、自适应算法单元的输入端连接。
6.一种跳频信号发射机，包括数字上变频器、数模转换器、模数转换器、数字下变频器，其特征在于，还包括自适应预失真装置，所述自适应预失真装置包括跳频信号处理器、延时器、误差处理器以及预失真器，所述跳频信号处理器的输入端接入同步帧号，输出端与所述误差处理器的第一输入端、数字上变频器、以及数字下变频器连接，延时器的输入端与所述数字上变频器的输出端连接、输出端与所述误差处理器的第二输入端连接，所述误差处理器的第三输入端与模数转换器的输出端连接，所述预失真器的输入端与所述数字上变频器的输出端、所述误差处理器的输出端连接，所述预失真器的输出端与数模转换器的输入端连接，所述模数转换器的输入端与所述数字下变频器的输出端连接。
7.根据权利要求6所述的跳频信号发射机，其特征在于，所述跳频信号处理器包括FN产生单元、跳频计算单元以及NCO控制单元，FN产生单元接收所述同步帧号并根据所述同步帧号产生帧信号FN，跳频计算单元接收所述帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0，计算得到射频信道号ARFCN和DTO系数，NCO控制单元将所述射频信道号ARFCN通过ARFCN与NCO对照表写入循环链表，将所述DTO系数传输给所述误差处理器。
8.根据权利要求6所述的跳频信号发射机，其特征在于，所述跳频信号处理器包括FN产生单元、跳频计算单元以及NCO控制单元，FN产生单元接收所述同步帧号并根据所述同步帧号产生帧信号FN，跳频计算单元接收所述帧信号FN、以及跳频序列号HSN、跳频频率子集MA、频率子集初始偏移MAI0，计算得到射频信道号ARFCN和DTO系数，NCO控制单元将所述射频信道号ARFCN与所述DH)系数传输给所述误差处理器。
9.根据权利要求6或7或8所述的跳频信号发射机，其特征在于 所述误差处理器包括第一功率谱估计单元、第二功率谱估计单元、数据抓取单元、滑动控制单元、数字信号处理器，所述预失真器包括自适应算法单元，所述误差处理器或者所述预失真器还包括LUT系数循环链表存储器； 数字信号处理器的输入端与第一功率谱估计单元的输出端、数据抓取单元的输出端、第二功率谱估计单元的输出端连接，第一功率谱估计单元的输入端与延时器的输出端连接，数字信号处理器的第一输出端与滑动控制单元的输入端连接、第二输出端与LUT系数循环链表存储器连接，自适应算法单元的输入端与LUT系数循环链表存储器、数字上变频器连接，自适应算法单元的输出端与第二功率谱估计单元的输入端、数模转换器的输入端以及数据抓取单元的第一输入端连接，数据抓取单元的第二输入端与滑动控制单元的第一输出端连接、第三输入端与模数转换器的输出端连接，滑动控制单元的第二输出端与LUT系数循环链表存储器连接。
10.根据权利要求9所述的跳频信号发射机，其特征在于，还包括连接于数字上变频器与延时器、自适应算法单元之间的削峰单元、第一增益调整单元，以及连接于自适应算法单元与数模转换器之间的第二增益调整单元，削峰单元的输入端与数字上变频器的输出端连接、输出端与第一增益调整单元的输入端连接，第一增益调整单元的输出端与延时器的输入端、自适应算法单元的输入端连接。
专利摘要自适应预失真装置及跳频信号发射机，该装置包括跳频信号处理器、延时器、误差处理器以及预失真器，所述跳频信号处理器的输入端接入同步帧号，输出端与所述误差处理器的第一输入端、数字上变频器、以及数字下变频器连接，延时器的输入端与所述数字上变频器的输出端连接、输出端与所述误差处理器的第二输入端连接，所述误差处理器的第三输入端与模数转换器的输出端连接，所述预失真器的输入端与所述数字上变频器的输出端、所述误差处理器的输出端连接，所述预失真器的输出端与数模转换器的输入端连接。本实用新型解决了DPD计算时间长与跳频时间快的矛盾，可以自适应对DPD系数进行切换，保障DPD的对消性能。
文档编号H04L25/49GK202513950SQ20122008179
公开日2012年10月31日 申请日期2012年3月6日 优先权日2012年3月6日
发明者刘建富, 刘志, 刘畅远, 杨俊 , 邹敏 申请人:京信通信系统(中国)有限公司