用于收发器通信的系统和方法
【专利摘要】本发明讨论了用于收发器通信的系统和方法。一个示例性系统包括第一收发器和第二收发器。所述第一收发器可包括I/Q模块和PHY设备。所述I/Q模块可接收第一复合信号并将所述第一复合信号转换为预定大小的位字和帧字。所述PHY设备可接收所述位字、通过电缆发送所述位字和帧字，以及执行自适应取消。所述第二收发器可包括PHY设备、I/Q模块、I/Q调制器和天线。所述PHY设备可通过电缆接收所述位字和帧字。所述I/Q模块可基于所述帧字将所述位字转换为第二复合信号。所述I/Q调制器可调制所述复合信号以产生发送信号。所述天线可发送信号。
【专利说明】用于收发器通信的系统和方法
【技术领域】
[0001]本发明基本涉及收发器通信，更具体地，本发明涉及用于通过使用PHY以太网通信的收发器通信的系统和方法。
【背景技术】
[0002]在微波无线电系统中，收发器可包括室内单元(indoor unit, IDU)和耦合到天线的室外单元(outdoor unit，0DU)。在一个示例中，IDU可通过有线网络(例如，LAN、WAN或因特网)耦合到服务器或其他计算机。将被无线发送的信息可在无线发送之前被IDU和ODU准备。类似地，室外单元可从天线接收信号以通过IDU提供给服务器或其他计算机。
[0003]IDU和ODU通常通过同轴电缆互相耦合。中频(IF)可从IDU发送到0DU，例如，通过使用频率分集以避免由ODU提供给IDU的信号相碰撞。为了维持信号，IDU和ODU都需要复合滤波器分离开不同的频率(例如，从311MHz中分离125MHz)。另外，需要滤波器减小或消除由电缆的失配引起的对滤波器或其他组件的三次渡越影响。三次渡越影响的结果是，从IDU通过电缆向上传播到ODU的数据会反弹回IDU，引起自扰，这会降低无线电的性能。
【发明内容】
[0004]本文讨论用于收发器通信的系统和方法。一个示例性系统包括第一收发器和第二收发器。第一收发器可包括I/Q模块和PHY设备。I/Q模块被配置为接收第一复合信号并将第一复合信号转换为预定大小的位字和巾贞字(bit words of a predetermined size andframewords)。PHY模块被配置为接收预定大小的位字和巾贞字,通过至少一个电缆发送位字和帧字，并至少部分地基于所发送的位字和帧字执行自适应取消，以增强PHY设备通过至少一个电缆的接收或接收能力。第二收发器可包括PHY设备、I/Q模块、I/Q调制器和天线。PHY设备被配置为从至少一个电缆上接收位字和帧字。I/Q模块被配置为从第二收发器模块的PHY设备接收位字和帧字并至少部分地基于帧字将位字转换为第二复合信号。I/Q调制器被配置为调制复合信号以产生发送信号。天线被配置为发送信号。
[0005]在不同的实施例中，第一收发器模块进一步包括调制器，其被配置为接收预发送信号并调制预发送信号以产生第一复合信号。第一收发器模块可进一步包括锁相环，其被配置为提供时钟信号给调制器。时钟信号的速度可比第一收发器模块的PHY设备的操作速度慢，以允许第一收发器的I/Q模块增加帧字。
[0006]预定大小的位字可为8位字。预定大小可基于第一收发器模块的PHY设备可通过至少一个电缆发送的位字的最大大小。
[0007]在某些实施例中，被配置为将复合信号转换为预定大小的位字和帧字的I/Q模块包括被配置为将12位流的复合信号转换为8位字和帧字的I/Q模块。被配置为将复合信号转换为预定大小的位字和帧字的I/Q模块可包括的I/Q模块被配置为将来自复合信号中的I分量的8位放进第一 8位字，将来自I分量的4位和来自复合数据中的Q分量的4位放进第二 8位字，并且将来自Q分量的8位放进第三8位字。进一步的，I/Q模块可被进一步配置为增加帧字给第一 8位字以及增加帧字给第二 8位字。
[0008]在某些实施例中，该至少一个电缆是5类以太网电缆。第二收发器模块可进一步包括波导滤波器和波导模块。波导滤波器可被配置为滤波发送信号。波导模块可被配置为将来自波导滤波器的发送信号提供给天线。复合信号可为QAM信号。
[0009]第一收发器模块的PHY设备可被进一步配置为初始化与第二收发器模块的PHY设备的连接以确定帧字的预期位置。
[0010]另一个示例性系统可包括第一收发器模块和第二收发器模块。第一收发器模块可包括I/Q模块和PHY设备。第一收发器模块的I/Q模块可被配置为接收第一复合信号并将第一复合信号转换为预定大小的位字和帧字。第一收发器模块的PHY设备可被配置为接收预定大小的位字和帧字，通过至少一个电缆发送位字和帧字，并至少部分地基于所发送的位字和帧字执行自适应取消，以增强PHY通过至少一个电缆的接收。第二收发器模块可包括PHY设备、I/Q模块、解调器和存储设备。第二收发器模块的PHY设备可被配置为通过至少一个电缆接收位字和帧字。第二收发器模块的I/Q模块可被配置为从第二收发器模块的PHY设备接收位字和帧字并至少部分地基于帧字将位字转换为第二复合信号。第二收发器模块的解调器可被配置为解调复合信号。第二收发器模块的存储设备可被配置为将数据存储在计算机可读介质中。
[0011]在不同的实施例中，第一收发器可进一步包括天线和I/Q解调器。天线可被配置为接收接收器信号。I/Q解调器可被配置为基于接收器信号产生复合信号。进一步地，第一接收器模块可进一步包括波导模块和波导滤波器。波导模块可被配置为从天线接收接收器信号。所述波导滤波器可被配置为滤波来自波导的接收器信号并提供滤波后的接收器信号到I/Q解调器。
[0012]第一收发器模块可进一步包括锁相环和模数转换器。锁相环可被配置为提供时钟信号，其中，时钟信号的速度比第一收发器模块的PHY设备的操作速度慢，以允许第一收发器的I/Q模块增加帧字。模数转换器可被配置为基于来自锁相环的时钟信号数字地转换复合信号。
[0013]在不同的实施例中，预定大小的位字为8位字。该预定大小可基于第一收发器模块的PHY设备可通过至少一个电缆发送的位字的最大大小。
[0014]被配置为将复合信号转换为预定大小的位字和帧字的I/Q模块可包括的I/Q模块被配置为将12位流的复合信号转换为8位字和帧字。进一步地，被配置为将复合信号转换为预定大小的位字和帧字的I/Q模块可包括的I/Q模块被配置为将来自复合信号中的I分量的8位放进第一 8位字，将来自I分量的4位和来自复合数据中Q分量的4位放进第二8位字，并且将来自Q分量的8位放进第三8位字。此外，I/Q模块可被进一步配置为增加帧字给到一 8位字以及增加帧字到第二 8位字。
[0015]在某些实施例中，所述至少一个电缆是5类以太网电缆。
[0016]一个示例性方法包括接收第一复合信号；由第一 I/Q模块将第一复合信号转换为预定大小的位字和帧字；由第一 PHY设备将预定大小的位字和帧字通过至少一个电缆发送；由第一 PHY设备至少部分地基于所发送的位字和帧字来执行自适应取消，以增强PHY设备通过至少一个电缆的接收；由第二 PHY设备通过至少一个电缆接收位字和帧字；由第二I/Q模块至少部分地基于帧字将位字转换为第二复合信号；由I/Q调制器调制复合信号以产生发送信号，以及由天线发送该发送信号。
[0017]所述方法可进一步包括接收预发送信号并调制预发送信号以产生第一复合信号。进一步地，所述方法可进一步包括由锁相环产生时钟信号并至少部分地基于时钟信号控制预发送信号的调制，该时钟信号的速度比第一 PHY设备的发送速度慢以允许帧字的增加。
[0018]预定大小可基于第一 PHY设备可通过至少一个电缆发送的位字的最大大小。
[0019]另一个示例性方法可包括接收第一复合信号；由第一 I/Q模块将第一复合信号转换为预定大小的位字和帧字；由第一 PHY设备将预定大小的位字和帧字通过至少一个电缆发送；由第一 PHY设备至少部分地基于所发送的位字和帧字来执行自适应取消以增强PHY设备通过至少一个电缆的接收；由第二 PHY设备通过至少一个电缆接收位字和帧字；由第
二I/Q模块至少部分地基于帧字将位字转换为第二复合信号；由解调器解调复合信号；并由存储设备将解调后的复合信号中的数据存储在计算机可读介质中。
[0020]所述方法可进一步包括由天线接收接收器信号并由I/Q解调器基于接收器信号产生复合信号。在某些实施例中，所述方法可进一步包括由锁相环产生时钟信号并至少部分地基于时钟信号控制I/Q解调器的解调，其中，时钟信号的速度比第一 PHY设备的发送速度慢以允许帧字的增加。
[0021]预定大小可基于第一 PHY设备可通过至少一电缆发送的位字的最大大小。该至少一个电缆可为5类以太网电缆。
【专利附图】
【附图说明】
[0022]图1是某些实施中包括两个收发器单元的环境。
[0023]图2是某些实施例中的室内单元(IDU)的框图。
[0024]图3是某些实施例中的室外单元(ODU)的框图。
[0025]图4是某些实施例中用于将复合位流转换为位字的示例性过程的框图。其中该过程可由I/Q处理器执行。
[0026]图5是某一些实施例中通过分体式安装无线电发送数据的流程图。
[0027]图6是某些实施例中通过分体式安装无线电从天线接收数据的流程图。
【具体实施方式】
[0028]在不同的实施例中，收发器单元的第一模块(例如，IDU)可与收发器单元的第二模块(例如，0DU)通过一个或多个以太网电缆通信。PHY设备可用于控制以太网电缆上的通信。因此，可省去复杂滤波器，从而降低电路的复杂性和费用。此外，PHY设备可消除或减少二次渡越影响。
[0029]例如，一种示例性系统可将来自IDU调制器的数字域中的被调制的发射波形通过5类(“CAT5”)以太网电缆发送到到包含数模转换器的ODU中。类似地，该系统可将来自ODU模数转换器接收到的数字化的信号通过应用到解调器的CAT5电缆发送到IDU。该系统可使用自适应传输取消，并通过使用Gpbs以太网物理层(PHY)设备接收CAT5电缆上的信号。在某些实施例中，该系统允许额外的ODU遥测技术增加到PHY数据流中。该系统可消除同轴电缆的需要，但可保留IDU内的调制解调器。该系统可利用以太网上的电源给ODU供电。该系统可消除对复杂N路天线共用滤波器和AGC放大器的需要。[0030]图1的环境100在某些实施例中包括收发器单元102和104。收发器单元102和104的每个都是分体式安装无线电。分体式安装无线电具有和天线一起安装在室外的一部分电子设备和安装在室内的部分电子设备。室外单兀(ODU)可为RF发送机/接收机。室内单元(IDU)包括调制器/解调器、多路复用器、控制和流量接口元件。IDU和ODU可使用电缆耦合到一起。通过对比，全室内无线电具有全部的无线电装备，其安装在室内，而且全室内无线电通过使用波导或同轴电缆馈线连接到其天线。分体式安装无线电可以是用于公认的6?38+GHz频段的点对点无线电安装，其中ODU直接安装到天线的后端以提供完整的天线反馈。通过具有与天线安装的0DU，分体式安装可消除或减少反馈器损失、最小化或减少机架占用和/或相比于室内无线电降低了安装成本。
[0031]例如，收发器单元102可包括与处理器和/或数字设备通信的室内单元(IDU)108，通过电缆118与IDU108通信的室外单元(ODU)llO，与0DU110通信的波导112，和天线116。IDU108可包括调制器/解调器和控制电路，以用于将来自数字设备或处理器通过线路114上的数据通过0DU110和/或波导112提供给天线116。类似地，IDU108也可被配置为从天线116通过0DU110从接收信息，以通过线路114提供给数字设备或处理器。0DU110可包括RF发送机/接收机并且可与天线116耦合。波导112可以是或可以不是0DU110的一部分。
[0032]收发器单元102的IDU108可通过使用任意数量的以太网电缆耦合到ODUl 10，其中的以太网电缆如5类、5E类、6类、6A类、7类或任何其他类型的以太网电缆。
[0033]类似地，收发器单元104可包括与处理器和/或数字设备通信的IDU120，与IDU120通过电缆130通信的0DU122，与0DU122通信的波导124，和天线128。IDU120可包括调制器/解调器和控制电路以从数字设备或处理器通过线路126由0DU122和/或波导124提供数据给天线128。类似地，IDU120也可被配置为从天线128通过0DU122接收信息以通过线路126提供给数字设备或处理器。0DU122可包括RF发送机/接收机并与天线路126耦合线路126。波导124可以是或可以不是0DU122的一部分。
[0034]收发器单元104的IDU120可通过使用任意数量的以太网电缆与0DU122耦合，其中的以太网电缆如5类、5E类、6类、6A类、7类或任何其他类型的以太网电缆。
[0035]在不同的实施例中，IDU108与ODUl 10通过一个或更多以太网电缆通信。在传输过程中，通过线路114接收到的信息可被转换为复合信号并随后格式化为预定大小的位字，其将被通过以太网电缆(一个或多个)提供给0DU110。0DU110可通过以太网电缆(一个或多个)接收位字，将位字重新格式化为位流(一个或多个)，并处理位流以使天线116无线传输。这些过程在本文进一步讨论。
[0036]在信息接收过程中，信息被天线116接收，被转换为复合信号并随后格式化为预定大小的位字，其将通过以太网电缆(一个或多个)提供给IDU108。IDU108可通过以太网电缆(一个或多个)接收位字，将位字重新格式化为位流(一个或多个)，并处理位流以通过线路114提供数据给数字设备或处理器。
[0037]本领域技术人员将认识到，收发器单元104可按照与收发器102相似的方式运行。在不同的实施例中，两个收发器单元102和104可通过无线通信塔106互相通信。本领域技术人员将明白，收发器单元102和104可单独地或一起与任何数字设备或接收器通信。
[0038]无线通信塔106 (例如，手机信号塔或其他微波无线电设备)可为配置为接收和/或发送无线信息的任意设备。
[0039]图2是在某些实施例中的室内单元(IDU) 108的框图。IDU108包括调制器202、PLL模块204、振荡器206、I/Q处理器208、PHY设备210、解调器212和电缆202a_b。I/Q处理器208可接收遥测信号216并且PHY设备210可接收微处理器控制信号218。
[0040]在不同的实施例中，IDU108是收发器模块。调制器202可耦合到数字设备、PLL模块204和I/Q处理器208。在不同的实施例中，调制器202可具有到I/Q处理器的多个信道和/或通信路径。PLL模块可与振荡器206和调制器202通信。I/Q处理器208可与调制器202、振荡器206、PHY设备210、PLL模块和解调器212通信。在I/Q处理器208和PHY设备210之间和/或在I/Q处理器208和解调器212之间可有多个信道和/或路径。PHY设备210可被耦合到I/Q处理器208、电缆220a-b和提供微处理器控制信号218的微处理器控制模块。PLL模块214可耦合到I/Q处理器208和解调器212。解调器212可被耦合到I/Q处理器208、PLL模块214和数字设备或处理器。
[0041]在某些实施例中，调制器202可为调制解调器或调制解调器的一部分，调制解调器被配置为从处理器或其他电路接收信号并调制载波信号以编码数字信息。调制器202可为IDU108的一部分、数字设备的一部分或包括IDU108和数字设备中的部分。数字设备是具有存储器和处理器的任何设备。在一个示例中，数字设备是服务器或计算机，其提供信号给IDU108和0DU110以通过微波天线无线发送信息。调制器202可接收任何类型的信号，其包括，例如QAM、FM、AM、FSK或任何类型的信号。
[0042]在不同的实施例中，调制器202接收信号并产生第一复合信号，其包含同相(“I”)分量和正交(“Q”)分量。I和Q分量可被提供给I/Q处理器208。调制器202可提供给I和Q分量任意大小的大小位流。在某些实施例中，调制器202将I和Q分量作为单独的12位流提供给I/Q处理器。
[0043]调制器202可从锁相环(PLL)204接收降低的时钟信号。PLL模块可从振荡器206接收时钟信号。在一个示例中，来自振荡器206的始时钟信号是125MHz的时钟信号。PLL模块204和/或其他组件可在提供降低的时钟信号给调制器202之前降低时钟信号。
[0044]在某些实施例中，电缆220a_b是以太网电缆，其具有有限的容量、带宽和/或数据传递率。在不同的实施例中，PHY设备210可具有有限的操作速率。在其中一种或两种情况下，调制器202可接收降低的时钟信号以减慢I和Q分量到I/Q处理器208的传递，这可以增加帧字分量。来自第一复合信号的I和Q分量的数据与帧字的组合可以以PHY设备210和/或电缆220a-b可接受的和/或容限范围内的速率运行。
[0045]PLL模块204和PLL模块214可为任意锁相环，其被配置为分别提供时钟信号或来自I/Q处理器的信号。PLL模块204可从振荡器206接收时钟信号。PLL模块204可纠正来自振荡器206的信号的相位和/或降低时钟信号。来自PLL模块204的时钟信号可被提供给调制器202。调制器202可基于从PLL模块204接收到的时钟信号运行。
[0046]PLL模块214也可从I/Q处理器208接收时钟信号或任何其他信号。解调器212可通过至少部分地使用由PLL模块214提供的信号解调从I/Q处理器208接收到的复合信号。
[0047]I/Q处理器208可为任意处理器(例如，ASIC、FPGA或其他包括处理器的设备)，其被配置为从调制器202接收I和Q分量、基于I和Q分量产生预定大小的位字并按照需要增加帧字。I/Q处理器208可提供位字和帧字给PHY设备210。I/Q处理器208也可被配置为从PHY设备210接收预定大小的位字和帧字以为解调器212产生复合位流。
[0048]帧字是可被用于分离或分层来自I和Q分量的信息的任何字或二进制数字集。在一个示例中，帧字是用于分离和/或分割预定大小的位字。基于帧字，PHY设备302和/或0DU110的I/Q处理器304可识别预定大小的位字。
[0049]位字的预定大小可被限制在与IDU的PHY设备210、ODU的PHY设备302或电缆202a-b相关的容量或限度。在某些实施例中，预定大小可为8位(例如，I/Q处理器208基于来自调制器202的第一复合信号的I和Q分量产生8位字)。本领域技术人员将明白，预定大小可为任意大小，因此，由I/Q处理器208产生的位字可为任意大小。
[0050]在不同的实施例中，I/Q处理器208从遥测模块接收遥测信号216。在不同的实施例中，遥测模块可为数字设备(例如，将信号提供给调制器202或从解调器212接收解调的信号的数字设备)。在某些实施例中，遥测信号216可基于由0DU110提供的遥测信息。遥测信息可控制或影响IDU108和0DU110之间的通信。在某些实施例中，遥测信息可控制耦合到或包括在0DU110之中的天线的配置、方向或特性。
[0051]I/Q处理器208可通过PHY设备210和电缆220a_b提供来自遥测信号的所有或一些信息给0DU110。在某些实施例中，遥测信息被通过单独的信道或单独的电缆提供。本领域技术人员将明白有很多方法可以将来自遥测信号216的遥测信息提供给0DU110。
[0052]I/Q处理器208可工作于125MHz或任意时钟速率。例如，I/Q处理器208可接收来自振荡器206的125MHz时钟信号。I/Q处理器208可以等于或低于振荡器206的时钟频率来提供位字和帧字给PHY设备210。
[0053]I/Q处理器208和PHY设备210之间有很多路径和信道。在不同的实施例中，I/Q处理器208通过不同的路径提供一个或更多位字、帧字或二者的组合。类似地，I/Q处理器208可通过任意数量的不同路径接收来自PHY设备210的数据。
[0054]PHY设备210可为运行在OSI网络模型的物理层上的以太网物理层收发器(例如，IGb以太网物理层收发器)。PHY设备210可实施以太网框架的硬件发送和接收功能。PHY设备210可在一端接口到线路调制并在另一端接口到发二进制包信令。以太网PHY收发芯片的一些示例包括但不限于，集成电路系统ICS1893、Realtek RTL8201和VIA科技VIA6103。在不同的实施例中，PHY设备210接收预定大小的位字和帧字以通过电缆220a-b提供给另一个0DU110的PHY设备302。在不同的实施例中，PHY设备210被来自微处理器控制器的微处理器控制信号218控制。在某些实施例中，微处理器控制器是数字设备，其被配置为控制PHY设备210的至少一部分功能。
[0055]在不同的实施例中，PHY设备210可接收来自I/Q处理器208的位字和帧字并通过电缆(一个或多个)220a和/或220b提供位字和帧字。本领域技术人员将明白，IDU的PHY设备210和ODU的PHY设备302之间可具有任意数量的电缆。
[0056]在某些示例中，PHY设备210可从0DU110的PHY设备302接收位字和帧字。位字可包含将被解调器212提供的信息(例如，提供给有线网络上的数字设备或服务器)。PHY设备210可提供位字和帧字给I/Q处理器208。
[0057]解调器212，与调制器202类似，可为调制解调器或调制解调器的部分，其配置为从处理器或其他电路接收信号并调制载波信号以编码数字信息。解调器212可为IDU108的一部分、数字设备的一部分或包括IDU108和数字设备中的部分。
[0058]解调器212可被配置为接收提供给天线的信息以提供给数字设备。在不同的实施例中，信息被通过天线和ODUllO接收。PHY设备210可通过电缆220a_b接收信息并且I/Q处理器208可基于从天线接收到的信息提供第二复合信号的I和Q分量。解调器212可解调该信息以提供给数字设备或存储器。
[0059]PLL模块214可提供来自I/Q处理器208的时钟或控制信号来控制解调器212。在不同的实施例中，PLL模块214可提供增加速率的时钟信号以控制解调器212从而适应I/Q处理器208的发送速率和/或适应与PLL模块214通信的一个或更多个数字设备的要求和/或。
[0060]电缆220a_b可以是任意电缆，如以太网电缆。例如，电缆220a_b可以包括5类、5e类、6类、6a类、7类或任意其他类型的以太网电缆。
[0061]需要明白的是，“模块”可包括软件、硬件、固件和/或电路。在一个示例中，一个或更多个包括能够被处理器可执行的指令的软件程序可执行一个或更多个本文所描述的模块的功能。在另一个实例中，电路可执行相同的或相似的功能。可替代实施例可包括更多、更少或等同功能性模块且仍然在本实施例的范围内。例如，如之前所讨论的，各种模块的功能可组合或分解。
[0062]图3是某些实施中的室外单元(ODU) 110的框图。0DU110包括PHY设备302、I/Q处理器304、双通道数模转换器(DAC)306、PLL模块308、I/Q调制器310、双通道模数转换器(ADC) 312、PLL模块314和I/Q解调器316。PHY设备302可接收微处理器控制信号318。I/Q处理器304可接收遥测信号320。
[0063]在不同的实施例中，0DU110是收发器模块。0DU110的PHY设备302可与两个电缆220a-b、微处理器控制设备和I/Q处理器304通信。PHY设备302和I/Q处理器304之间有多个信道和/或路径。I/Q处理器304可与PHY设备302、PLL模块308、双通道DAC306、双通道ADC312、PLL模块314和遥测模块通信。有多个信道和/或路径在I/Q处理器304和PHY设备302之间、在I/Q处理器304和双通道DAC306之间，和/或在I/Q处理器304和双通道ADC312之间。双通道DAC306可与I/Q处理器304、PLL模块308和I/Q调制器310通信。有多个信道和/或路径在双通道DAC306和I/Q处理器304之间和/或在双通道DAC306和I/Q调制器310之间。I/Q调制器310可与双通道DAC306和天线通信。在某些实施例中，I/Q调制器310可与下变频器、滤波器、波导、波导滤波器和/或天线通信。双通道ADC312可与I/Q处理器304、PLL模块314和I/Q解调器316通信。有多个信道和/或路径在双通道ADC312和I/Q处理器304之间和/或在双通道ADC312和I/Q解调器316之间。PLL模块314可与I/Q处理器304和双通道ADC312通信。类似于I/Q调制器310，I/Q解调器316可与下变频器、滤波器、波导、波导滤波器和/或天线通信。进一步地，I/Q解调器316可与双通道ADC3112通信。
[0064]0DU110的PHY设备302，与IDU108的PHY设备210相似，可以是运行在OSI网络模型的物理层上的以太网物理层收发器。PHY设备210可实施以太网框架的硬件发送和接收功能。PHY设备210可在一端接口到线路调制并在另一端接口到二进制包信令。在不同的实施例中，PHY设备302通过电缆220a-b接收来自0DU110的PHY设备210的预定大小的位字和帧字。PHY设备210可提供位字和帧字给I/Q处理器304。本领域技术人员将明白PHY设备302和I/Q处理器之间可有任意数量的信道和/或路径。
[0065]在不同的实施例中，PHY设备302可从I/Q处理器304接收预定大小的位字和帧字。例如，数据可由天线接收并可由电缆220a-b通过0DU110提供给IDU108，以被解调器212解调并提供给数字设备。
[0066]在某些实施例中，PHY设备302被来自微处理器控制器的微处理器控制器信号318控制。在某些实施例中，微处理器控制器是数字设备，其配置为控制PHY设备302的至少部分功能。
[0067]0DU110的I/Q处理器304，与IDU108的I/Q处理器308类似，可为任意处理器(例如，ASIC、FPGA或包括处理器的其他设备)，其经配置以从PHY设备302或天线(例如，通过双通道ADC312)接收I和Q分量、基于I和Q分量产生预定大小的位字并按照需要增加帧字。I/Q处理器208可提供该位字和帧字给PHY设备302以通过电缆220a_b提供给IDU108，或提供该位字和帧字给天线(例如，通过双通道DAC306和I/Q调制器310)。
[0068]在某些实施例中，I/Q处理器304基于帧字识别位字并将位字转换为位流，该位流可提供给双通道DAC306。该位流可为12位流。本领域技术人员将明白该位流可为任意大小。
[0069]如本文所讨论的，位字的预定大小可被限制到与IDU108的PHY设备210、0DU110的PHY设备302或电缆202a-b相关的容量或限度。在某些实施例中，预定大小可为8位(例如，I/Q处理器304基于来自I/Q调制器310和/或双通道DAC306的I和Q分量产生8位字)。
[0070]在不同的实施例中，I/Q处理器304从遥测模块接收遥测信号320。在不同的实施例中，遥测模块可为数字设备。在某些实施例中，遥测信号320可基于由IDU108提供的遥测信息。遥测信息可控制或影响IDU108和0DU110之间的通信。在某些实施例中，遥测信息可控制耦合到或包括在0DU110中的天线的配置、方向或特性。
[0071]I/Q处理器304可通过PHY设备302和电缆220a_b提供来自遥测信号的所有或一些信息给IDU108。在某些实施例中，遥测信息被通过单独的信道提供。本领域技术人员将明白，有很多方法可以将来自遥测信号216的遥测信息提供给IDU108。
[0072]I/Q处理器304可工作于125MHz或任意时钟速率。I/Q处理器304可接收来自振荡器、PLL、或任何设备或组件的时钟信号。在某些实施例中，I/Q处理器304恢复来自IDU108的时钟信号(例如，在IDU109和0DU110之间建立通信的期间或在通信过程中如搜索数据过程中)。进一步地，在某些实施例中，I/Q处理器304可从IDU接收时钟信号(例如，通过遥测数据)。
[0073]在某些实施例中，I/Q处理器304可提供时钟信号给PLL模块308，其可纠正时钟信号的相位和/或增大时钟信号。在一个示例中，I/Q处理器304从PHY设备302接收位字和帧字。I/Q处理器304可基于帧字的位置和/或检测来识别位字的数据。随后，I/Q处理器304可基于位字产生一个或更多个位流。该位流(例如，12位流)以及时钟信号通过PLL模块308可被提供给双通道DAC306以在I/Q调制器310调制信号之前将信号转换为模拟信号以通过天线传输。
[0074]双通道DAC306可以是被配置为将来自I/Q处理器304的一个或更多个位流转换为模拟信号的任意DAC。模拟信号可被I/Q调制器310接收，其可调制和/或处理该信号以准备通过天线无线发送。双通道DAC306可基于从PLL模块308接收到的信号以一速率运行。I/Q调制器310为配置为调制模拟I和Q分量的任意调制器。来自I/Q调制器310的调制信号(一个或多个)可被上变频器向上变频和/或被提供给天线以进行无线传输。在不同的实施例中，来自I/Q调制器310的调制信号(一个或多个)可被上变频、被波导滤波器滤波、被波导引导以及被天线发送(例如，在微波系统中)。
[0075]在不同的实施例中，无线信号可在I/Q解调器316解调接收到的信号之前被天线接收、波导引导、波导滤波器滤波以及被下变频。本领域技术人员将明白，波导、波导滤波器、和下变频器是可选的。
[0076]波导可为任意波导种类或类型的波导。例如，波导可为中空的或电介质的。在某些实施例中，波导包括矩-圆波导。波导滤波器可为耦合到波导并配置为对来自波导中的电磁波滤波(例如，移除噪声)的任意滤波器。
[0077]I/Q解调器316可为配置为基于由天线接收到的信号产生复合信号并提供I和Q分量给双通道ADC312的任意I/Q解调器316。双通道ADC312可在提供数字分量到I/Q处理器304之前将I和Q分量转换为数字信号(一个或多个)。在不同的实施例中，双通道ADC312基于通过PLL模块314接收到的时钟信号运行。在不同的实施例中，通过PLL模块314的时钟信号是降低的时钟信号。例如，由天线接收的信号和/或由I/Q解调器316解调的信号可为位流(例如，12位流)。双通道ADC312可以降低的时钟速率控制以更慢地提供数字位流给I/Q处理器304，从而允许I/Q处理器304增加帧字和其他信息并仍然能够满足PHY设备302的高效可用速率和/或电缆220a-b的限制。
[0078]PLL模块314可接收来自I/Q处理器304的时钟信号或任何其他信息以提供时钟信号或降低的时钟信号给双通道ADC312。在某些实施例中，I/Q处理器304重新从IDU108获得时钟信号。
[0079]本领域技术人员会明白，一个或更多个包括能够被处理器可执行的指令的软件程序可执行一个或更多个本文描述的模块的功能。在另一个实例中，电路可执行相同或相似的功能。可替代实施例可包括更多、更少或等同功能性模块且仍然在本实施例的范围内。例如，如之前所讨论的，各种模块的功能可不同地组合或分解。
[0080]I/Q处理器304和PHY设备302之间可有许多路径和信道。在不同的实施例中，I/Q处理器304通过不同的路径提供一个或更多个位字、帧字或二者的结合。类似地，I/Q处理器208可通过任意数量的不同路径从PHY设备210接收数据。
[0081]在不同的实施例中，IDU108的PHY设备210和0DU110的PHY设备302可执行建立通信。例如PHY设备210和PHY设备302可同步、校准和/或初始化通信。在某些实施例中，PHY设备210和PHY设备302执行建立通信以确定帧字的使用、提供帧字预期将出现在所传输的数据中的位置的指示和/或确认所识别的帧字的通信。
[0082]图4是在某些实施例中用于将复合位流转换为位字的示例性过程的框图，该过程可由I/Q处理器406执行。I/Q处理器406 (例如，208和/或304)可接收复合位流，其包括，例如，I分量位流402和和Q分量位流404。I/Q处理器406可将12位流处理为8位字节数据流以应用到PHY设备上。在其各自的目的地，在检测到帧字之后，PHY设备输出可被分开并分配回两个I和Q12位字中。一旦出现帧字丢失，可具有ODU和IDU的PHY设备的重新初始化。[0083]在某些实施例中，I分量位流和Q分量位流可根据最高有效位(MSB)和最低有效位(LSB)来排序。I/Q处理器406可用一个或更多个缓存器408来缓存位流，并且控制器410(例如，多路复用器)可多路复用所缓存的位流、帧字和遥测信息(TLM)以创建包括8位字的信号，其中该8位字通过使用帧字和TLM来格式化。
[0084]第一 8位字可包括来自I分量位流的8位。第二 8位字可包括来自I分量位流的4位和来自Q分量位流的4位。最后的8位字可包括来自Q分量位流的8位。在不同的实施例中，具有来自I分量位流的8位的8位字可包括I分量位流在那个时间间隔上的最高有效位(MSB)。类似地，具有来自Q分量位流的8位的8位字可包括Q分量位流在那个时间间隔上的最高有效位(MSB)。包括来自每个分量位流的4位的8位字可包括I分量位流的最低有效位(LSB)和Q分量位流最低有效位(LSB)，如在框图412中出现的。位字可由帧字和/或遥测信息(TLM)分开，如框图414所描述的。
[0085]本领域技术人员将明白，位字可包括来自位流的任意位。位流的位可排序或不排序。在某些实施例中，8位字中的位可包括不同位(例如，第一 8位字可包括来自I分量位流的最低有效位或第一 8位字可包括任意有效位的组合)。本领域技术人员将明白，第一 8位字在其他位字建立之前不一定会建立。所以，任意位字可包括来自I分量位流、Q分量位流或两者结合的任意数量的位。此外，位字可为任意大小而不限制于8位。类似地，位流可为任意大小。
[0086]图5是在某些实施例中通过分体式安装无线电发送数据的流程图。一般情况下，在发送端，在某些实施例中，I和Q IDU调制的数据(一般各为12位)以小于125MHz的速率数字化。每个流上的12位数据可通过将I和Q流按照125MHz解析为8位字节由I/Q处理器208处理，以适合应用到IGbps PHY。通过使用PHY设备210上的两个端口，数据可被传递到ODU PHY设备302，在此处数据可被检测然后被传输给OOTI/Q处理器304，在此处数据流可汇集到I/Q12位字中，其可被应用到ODU双通道DAC306，然后被应用到运行在任何选择的IF上双通道I/Q调制器310。在ODU PHY设备110上恢复的时钟可用于驱动PLL产生用于DAC306的采样时钟。
[0087]在步骤502中，IDU108的调制器202接收信号。在不同的实施例中，数字设备包括或与调制器202的通信。数字设备如可通过光纤或其他线与网络通信的服务器，可提供信息给调制器202从而无线地发送给不同的收发器单元(例如，移动单元、基站等)。
[0088]本领域技术人员将明白，调制器202可为数字设备的一部分、IDU108的一部分，或数字设备和IDU108两者都包括单独的调制器。
[0089]在步骤504中，调制器202调制从数字设备接收到的信号以基于降低的时钟速率产生第一复合信号。调制器202可产生调制信号的I和Q分量。在某些实施例中，调制器202从PLL模块204接收时钟信号。PLL模块204可从振荡器206接收125MHz的时钟信号。在不同的实施例中，PLL模块204降低从振荡器206接收到的时钟信号的速率和/或调制器202降低时钟速率的速度。如此处所讨论的，I/Q处理器208、PHY设备210和/或电缆220a-b可被数据速率(例如，125MHz)限制。因为I/Q处理器208可增加帧字到从调制器202接收到的信息，所以在一个示例中，从调制器202接收到的信息和帧字可以是不超过I/Q处理器208、PHY设备210和/或电缆220a_b的最大速率的速率。通过降低调制速率，调制器202可以以适应I/Q处理器208增加的额外开销的速率提供第一复合信号。[0090]在步骤506中，I/Q处理器208可将第一复合信号转换为预定大小的位字和帧字。在不同的实施例中，第一复合信号可作为一个或更多个位流提供给I/Q处理器208。在一个示例中，调制器202可将I和Q分量作为单独的12位流提供给I/Q处理器208。但是，PHY设备210可以不处理位流而是会需要位字。I/Q处理器208可将位流转换为位字和帧字，这样PHY设备210就可通过电缆220a-b发送信息。此外，位字的大小可被I/Q处理器208、PHY设备210和/或电缆的需要所限制。在一个示例中，位字是8位字(例如，预定大小是8位)。
[0091]在步骤508中，IDU108的PHY设备210通过电缆220a_b发送预定大小的位字。电缆220a_b可为，例如以太网电缆，如5类、5e类、6类或6a类以太网电缆。
[0092]在步骤510中，PHY设备210可自适应取消所发送的预定大小的位字和帧字以提高PHY设备210的接收。在某些实施例中，PHY设备可通过任意数量的电缆220a-b积极地接收和发送。为了提高通过电缆的接收，PHY设备210可自适应取消(例如在PHY设备210的接收机端)由PHY设备210发送的信号。在一个示例中，自适应取消取消可取消沿电缆220a-b反射回PHY设备210的信号。
[0093]在步骤512中，0DU110的PHY设备302可通过电缆220a_b接收预定大小的位字和帧字。在步骤514中，I/Q处理器304通过使用帧字将预定大小的位字(例如，8位字)转换为第二复合信号。I/Q处理器304可检测和/或识别来自PHY设备302的帧字。I/Q处理器304可部分地基于帧字识别该8位字。I/Q处理器304可提供所述8位字的I和Q分量给双通道DAC306。I和Q分量可作为位流(例如，两个12位流)提供给双通道DAC306。
[0094]在步骤516中，I/Q调制器310可调制来自双通道DAC306的I和Q分量以产生发送信号(即，将要被发送的信号)。所述发送信号可以是或可以不是复合的。
[0095]在步骤518中，来自I/Q调制器310的发送信号可被上变频器向上变频到中频或最终的频率。在不同的实施例中，可有任意数量的上变频器和/或下变频器被配置为改变发送信号的频率。
[0096]在步骤520中，波导滤波器滤波被上变频的信号。在不同的实施例中，发送信号将通过微波系统发送。在步骤522中，波导模块(例如，波导)从波导滤波器引导滤波后的发送信号到一个或更多个天线。在步骤524中，所述一个或更多个天线可发送所引导的、滤波的发送信号。
[0097]图6是在某些不同的实施例中通过分体式安装无线电从天线接收数据的流程图。一般情况下，在接收器端，在此处描述的系统和方法的某些实施例中，解调的I/Q接收信号可被双通道ADC312通过使用来自ODU PHY设备302恢复的125MHz的采样时钟而数字化。采样时钟可低于125MHz。ODU I/Q处理器304可随后将这两个接收到的12位数据流汇集到两个适合ODU PHY的两个125M字节信号中。信号可被向下传输到相同的5类电缆对中，如关于图5通过使用Gbit PHY设备的自适应取消的发送信号。一旦被发送器端的IDU PHY设备210处理，I/Q处理器208可产生两个I/Q接收器数据流以应用到解调器212。源自125MHz接收器PHY设备210的采样时钟可被用作将12位接收器数据传输到解调器的时钟。因为采样时钟源自IDU和ODU PHY设备电路的125MHz时钟，因此可通过5类电缆对发送的实际的码元速率可被限制。码元速率可通过完全使用具有4个5类电缆的4端口 PHY增加。这可允许码元速率上升至50兆码元/秒。数据的传递可在PHY设备之间的正常自动协商完成之后开始。正被传递的数据可由报头领先，所述报头指示用于远端I/Q处理器的编码序列的开始。报头可被周期性地放在数据流中以保证信号的完整性。报头的部分可被用于在IDU108和ODUllO之间传递遥测信号。
[0098]在步骤602中，无线信号可通过0DU110的天线接收(或与0DU110通信)。在不同的实施例中，天线可以为配置为接收微波信号的微波天线。本领域技术人员将明白，不同的天线或多个天线可被用于接收无线信号。例如，天线可被配置为通过LTE、Wimax、HSPA+或之类的接收信号。
[0099]在步骤604中，被天线接收的所接收到的无线信号可被波导引导并随后由波导滤波器滤波。在一个示例中，天线是配置为接收微波信号的微波天线。波导和/或波导滤波器可作为中频反馈器运行。
[0100]在步骤606中，下变频器可以向下变频由波导滤波器滤波的滤波后的信号。如此处所讨论的，下变频器可包括或接收来自振荡器的信号。来自振荡器的信号可被滤波并随后与滤波信号合并从而向下变频滤波信号。在某些实施例中，下变频器可将信号向下变频为中频信号或任何频率的信号。
[0101]在步骤608中，I/Q解调器316可解调来自下变频器的下变频、滤波信号以产生第一复合信号。如此处所讨论的，接收到的信号可被分解成复合分量，其包括同相(I)分量和正交(Q)分量。在不同的实施例中，复合信号可为每秒12位的位流。在一个不例中，I/Q解调器316可将I分量和Q分量作为单独的12位流提供给双通道模数转换器(ADC) 312。
[0102]在步骤610中，ADC312可基于降低的时钟信号将来自I/Q解调器316的复合信号转换为数字信号。如此处所讨论的，I/Q处理器304和/或PHY设备302可被其能够执行的速度限制或电缆220a-b能够传输的数据速度限制。为了同步和/或协调数据流，PLL模块314可提供时钟速率给ADC312，其中该时钟速率比I/Q处理器304、PHY设备302或电缆220a-b可支持的速率慢。在某些实施例中，PHY设备302和/或电缆220a_b可被限制到125MHz操作。因为I/Q处理器304 (本文所讨论的)在处理过程中可增加一个或更多个帧字，PLL模块314可降低ADC312的时钟信号的速率从而以降低的速率提供所述数据给I/Q处理器304，从而允许I/Q处理器304增加帧字，而不会超过最大速率，其中在该最大速率上，数据可被PHY设备和/或通过电缆220a-b有效地提供。
[0103]在步骤612中，I/Q处理器304接收数字化转换的I和Q分量12位流并将其转换为8位字和帧字。在不同的实施例中，I和Q分量可以是任意速率和大小的位流，并且I/Q处理器304可转换所述位流为预定大小的位字。所述预定大小可由PHY设备302和/或电缆220a-b (例如，5类以太网电缆)的需要限制。在一个示例中，I/Q处理器304将复合信号的位流转换为8位字。I/Q处理器304还可将帧字增加到8位字中以在8位字和帧字通过电缆220a-b提供之后协助数据检索。
[0104]在步骤614中，PHY设备302可从I/Q处理器304通过电缆(一个或多个)220a_b发送8位字和帧字。如此处所讨论的，PHY设备302可被配置为通过电缆220a-b与另一个PHY设备(例如PHY设备210)通信。在不同的实施例中，I/Q处理器304按照满足PHY设备302的大小和/速度需要和/或电缆220a-b的需要的方式提供预定大小的位字和帧字。
[0105]在步骤616中，PHY设备302可自适应取消发送的8位字和帧字以提高发送PHY设备302的接收。如此处所讨论的，PHY设备302可通过任意数量的电缆积极地接收和发送。为了提高通过电缆的接收，PHY设备302可自适应取消(例如，在PHY设备的接收器端)由PHY设备302发送的信号。在一个示例中，自适应取消可取消沿电缆220a-b反射回PHY设备302的信号。
[0106]在步骤618中，IDU108的PHY设备210可从0DU110的PHY设备接收8位字和帧字。在步骤620中，IDU108的I/Q处理器208可基于帧字将在在步骤618由PHY设备210接收的8位字转换为第二复合信号。如此处所讨论的，所述帧字可允许通过电缆220a-b提供的信息被格式化和/或处理。I/Q处理器208可识别和/或确认帧字以识别所述8位字。I/Q处理器208可将所识别的8位字转换为第二复合信号的I和Q分量。
[0107]在不同的实施例中，I/Q处理器208可按照时钟速率(例如，125MHz)提供第二复合信号，其被配置为利用解调器212和/或可与解调器212通信的数字设备的功能优势。
[0108]在步骤622中，解调器212可解调从I/Q处理器208接收的复合信号(即，I和Q分量)。解调器212可产生非复合的或可提供解调信号的I和Q分量的新信号。在不同的实施例中，解调器212可以降低的速率从I/Q处理器208接收I和Q分量。解调器212可以由PLL模块214提供的增加的时钟速率提供解调的信号。
[0109]在步骤624中，处理器将来自解调的第二复合信号的数据存储在计算机可读介质内。例如，数字设备可检索通过电缆220a-b发送的8位字的信息。解调器212可解调所述复合信号，以使数字设备可存储所述数据。计算机可读介质可为任何硬盘驱动器、闪存或其他的非瞬态存储器。在不同的实施例中，数字设备可从解调器212通过有线网络如LAN、WAN或因特网接收解调的信号。在某些示例中，数字设备可将数据存储在本地计算机可读存储器内、另一个数字设备内、与接收数字设备通信的其他计算机可读存储器内或云端中。
[0110]以上描述的功能和组件能够包括存储在存储介质上的指令，所述存储介质例如计算机可读存储介质。所述指令能够被处理器检索和执行。指令的某些示例为软件、程序代码和固件。存储介质的某些示例为存储设备、磁带、磁盘、集成电路和服务器。当被处理器执行时，指令是可操作的，以指引处理器按照某些实施例操作。本领域技术人员熟悉指令、处理器和存储介质。
[0111]各种实施例作为示例在此处被描述。对本领域的技术人员来说，在不脱离本发明更宽的保护范围情况下可进行的各种修改和能使用的其他实施例是显而易见的。因此，针对示例性实施例的这些和其他的变型包括在本发明内。
【权利要求】
1.一种系统，其包括: 第一收发器模块，其包括: I/Q模块，其被配置为接收第一复合信号并将所述第一复合信号转换为预定大小的位字和帧字；和 PHY设备，其被配置为接收所述预定大小的所述位字和帧字，通过至少一个电缆发送所述位字和帧字，并至少部分地基于所发送的位字和帧字执行自适应取消，以增强所述PHY设备通过所述至少一个电缆的接收；和 第二收发器模块，其包括: PHY设备，其被配置为从所述至少一个电缆接收所述位字和帧字； I/Q模块，其被配置为从所述第二收发器模块的PHY设备接收所述位字和帧字并至少部分地基于所述帧字将所述位字转换为第二复合信号； I/Q调制器，其被配置为调制所述第二复合信号以产生发送信号；和 天线，其被配置为发送所述发送信号。
2.根据权利要求1所述的系统，其中所述第一收发器模块进一步包括调制器，其被配置为接收预发送信号并调制所述预发送信号以产生所述第一复合信号。
3.根据权利要求2所述的系统，其中所述第一收发器模块进一步包括锁相环，其被配置为提供时钟信号给所述调制器，所述时钟信号的速度比所述第一收发器模块的所述PHY设备的操作速度要慢，以允许 所述第一收发器的所述I/Q模块增加所述帧字。 3.根据权利要求1所述的系统，其中所述预定大小的位字为8位字。
4.根据权利要求1所述的系统，其中所述位字的所述预定大小是基于所述第一收发器模块的所述PHY设备能通过所述至少一个电缆发送的位字的最大大小。
5.根据权利要求1所述的系统，被配置为将所述第一复合信号转换为所述预定大小的位字和帧字的所述I/Q模块，包括被配置为将12位流的所述第一复合信号转换为8位字和帧字的所述I/Q模块。
6.根据权利要求5所述的系统，其中被配置为将所述第一复合信号转换为所述预定大小的位字和帧字的所述I/Q模块包括的所述I/Q模块，被配置为将来自所述第一复合信号中的I分量的8位放进第一 8位字，将来自所述I分量的4位和来自第一复合数据的Q分量的4位放进第二 8位字，并且将来自所述Q分量的8位放进第三8位字。
7.根据权利要求6所述的系统，其中所述I/Q模块被进一步配置为增加帧字到所述第一8位字以及增加帧字到所述第二 8位字。
8.根据权利要求1所述的系统，其中所述至少一个电缆是5类以太网电缆。
9.根据权利要求1所述的系统，其中所述第二收发器模块进一步包括: 波导滤波器，其被配置为滤波所述发送信号；和 波导模块，其被配置为将来自所述波导滤波器的滤波后的发送信号提供给所述天线。
10.根据权利要求1所述的系统，其中所述第一复合信号是QAM信号。
11.根据权利要求1所述的系统，其中所述第一收发器模块的所述PHY设备被进一步配置为初始化与所述第二收发器模块的所述PHY设备的连接以确定帧字的预期位置。
12.—种系统,其包括: 第一收发器模块，其包括:I/Q模块，其被配置为接收第一复合信号并将所述第一复合信号转换为预定大小的位字和帧字；和 PHY设备，其被配置为接收所述预定大小的所述位字和帧字，通过至少一个电缆发送所述位字和帧字，并至少部分地基于所发送的位字和帧字执行自适应取消，以增强所述PHY通过至少一个电缆的接收；和第二收发器模块，其包括: PHY设备，其被配置为从所述至少一个电缆接收所述位字和所述帧字； I/Q模块，其被配置为从所述第二收发器模块的所述PHY设备接收所述位字和所述帧字并至少部分地基于所述帧字将所述位字转换为第二复合信号； 解调器，其被配置为解调所述第二复合信号；和 存储设备，其被配置为将所述数据存储在计算机可读介质中。
13.根据权利要求12所述的系统，其中所述第一收发器进一步包括: 天线，其被配置为接收接收器信号；和 I/Q解调器，其被配置为基于所述接收器信号产生所述第一复合信号。
14.根据权利要求13所述的系统，其中所述第一收发器模块进一步包括: 波导模块，其被配置为从所述天线接收所述接收器信号；和 波导滤波器，其被配置为滤波来自所述波导的所述接收器信号并提供滤波后的接收器信号到所述I/Q解调器。
15.根据权利要求13所述的系统，其中所述第一收发器模块进一步包括: 锁相环，其被配置为提供时钟信号，其速度比所述第一收发器模块的所述PHY设备的操作速度慢，以允许所述第一收发器的所述I/Q模块增加帧字； 模数转换器，其被配置为基于来自所述锁相环的所述时钟信号以数字地转换所述第一复合信号。
16.根据权利要求12所述的系统，其中所述预定大小的所述位字为8位字。
17.根据权利要求12所述的系统，其中所述位字的所述预定大小，是基于所述第一收发器模块的所述PHY设备能够通过所述至少一个电缆发送的位字的最大大小。
18.根据权利要求12所述的系统，被配置为将所述第一复合信号转换为所述预定大小的位字和帧字的所述I/Q模块，包括所述I/Q模块被配置为将12位流的所述第一复合信号转换为8位字和帧字。
19.根据权利要求18所述的系统，其中被配置为将所述第一复合信号转换为所述预定大小的位字和帧字的所述I/Q模块，包括所述I/Q模块被配置为将来自所述第一复合信号中的I分量的8位放进第一 8位字，将来自所述I分量的4位和来自所述第一复合数据中的Q分量的4位放进第二 8位字，并且将来自所述Q分量的8位放进第三8位字。
20.根据权利要求18所述的系统，其中所述I/Q模块进一步被配置为增加帧字到所述第一 8位字以及增加帧字到所述第二 8位字。
21.根据权利要求12所述的系统，其中所述至少一个电缆是5类以太网电缆。
22.—种方法,其包括: 接收第一复合信号； 由第一 I/Q模块将所述第一复合信号转换为预定大小的位字和帧字；由第一 PHY设备将所述预定大小的所述位字和帧字通过至少一个电缆发送； 由所述第一 PHY设备至少部分地基于所发送的位字和帧字来执行自适应取消以增强所述PHY设备通过至少一个电缆的接收； 由第二 PHY设备通过所述至少一个电缆接收所述位字和所述帧字； 由第二 I/Q模块至少部分地基于所述帧字将所述位字转换为第二复合信号； 由I/Q调制器调制所述第二复合信号以产生发送信号；以及 由天线发送所述发送信号。
23.根据权利要求22所述的方法，其进一步包括接收预发送信号并调制所述预发送信号以产生所述第一复合信号。
24.根据权利要求23所述的方法，由锁相环产生时钟信号并至少部分地基于所述时钟信号控制所述预发送信号的调制，所述时钟信号的速度比所述第一 PHY设备的发送速度慢以允许帧字的增加。
25.根据权利要求22所述的方法，其中所述位字的所述预定大小基于所述第一PHY设备通过所述至少一个电缆发送的位字的最大大小。
26.根据权利要求22所述的方法，其中所述至少一个电缆是5类以太网电缆。
27.一种方法，其包括: 接收第一复合信号； 由第一 I/Q模块将所述第一复合信号转换为预定大小的位字和帧字； 由第一 PHY设备将所述预定大小的所述位字和帧字通过至少一个电缆发送； 由所述第一 PHY设备至少部分地基于所发送的位字和帧字来执行自适应取消以增强所述PHY设备通过至少一个电缆的接收； 由第二 PHY设备通过所述至少一个电缆接收所述位字和所述帧字； 由第二 I/Q模块至少部分地基于所述帧字将所述位字转换为第二复合信号； 由解调器解调所述第二复合信号；以及 由存储设备将所解调的第二复合信号中的数据存储在计算机可读介质中。
28.根据权利要求27所述的方法，进一步包括: 由天线接收接收器信号；以及 由I/Q解调器基于所述接收器信号产生所述第一复合信号。
29.根据权利要求27所述的方法，进一步包括由锁相环产生时钟信号并至少部分地基于所述时钟信号控制所述I/Q解调器的解调，所述时钟信号的速度比所述第一 PHY设备的发送速度慢以允许帧字的增加。
30.根据权利要求27所述的方法，其中所述位字的所述预定大小基于所述第一PHY设备能够通过所述至少一个电缆发送的位字的最大大小。
31.根据权利要求27所述的方法，其中所述至少一个电缆是5类以太网电缆。
【文档编号】H04B1/38GK103650356SQ201280028213
【公开日】2014年3月19日 申请日期:2012年4月9日 优先权日:2011年4月8日
【发明者】E·威恩 申请人:航空网络公司