拍摄装置制造方法
【专利摘要】本发明提供拍摄装置，其特征在于，具有：拍摄元件；以及收纳容器，其收容所述拍摄元件，并且具有与第1配线连接而构成并联电路的第2配线，其中，该拍摄元件具有：像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第1配线与所述信号处理部连接，向所述信号处理部供给电源。由此，能够解决在电源电路构成在固体成像元件内部的情况下，配线电阻增加这一问题。
【专利说明】拍摄装置
【技术领域】
[0001]本发明涉及拍摄装置。
【背景技术】
[0002]近年来，大多数电子照相机所搭载的CMOS传感器，在受光面上具有以矩阵状配置的多个像素，在各像素中积蓄有与入射光对应的电荷。并且，由放大晶体管转换为与所积蓄的电荷量对应的电信号，经由选择晶体管被读出到垂直信号线。从各像素中读出到垂直信号线的信号，经由针对每一列配置的PGA电路(Programmable Gain Amplifier:可变增益放大器)或ADC电路(AD转换电路)等，读出到CMOS传感器的外部(例如参照专利文献I)。
[0003]专利文献1:日本特开2010 - 239604号公报
【发明内容】
[0004]但是，在向针对每一列配置的电路供给偏压电源等的电源电路构成于固体成像元件内部的情况下，从该内部电源电路向针对每一列配置的电路进行供给的配线，不得不在列向上绕过很长距离。另一方面，由于固体成像元件的面积有限，无法将配线的宽度或厚度形成得充分大，所以产生配线电阻增加的问题。特别是全画幅(full size)的CMOS传感器，由于列向的配线长，所以配线电阻所导致的电压降变大。
[0005]鉴于上述课题，本发明的目的在于，提供一种拍摄装置，其能够使从形成于固体成像元件内部的电源电路向 针对每一列配置的电路进行供给的配线的配线电阻减小。
[0006]本发明所涉及的拍摄装置的特征在于，具有:拍摄元件，其具有:像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第I配线与所述信号处理部连接，向所述信号处理部供给电源，以及收纳容器，其收容所述拍摄元件，并且具有与所述第I配线连接而构成并联电路的第2配线。
[0007]另外，所述信号处理部的特征在于，具有放大部，其对从所述像素部读出的所述信号进行放大并输出。
[0008]另外，所述信号处理部的特征在于，具有A/D转换部，其将从所述像素部读出的所述信号转换为数字信号并输出。
[0009]特别地，所述第2配线的特征在于，形成在所述收纳容器中。
[0010]另外，所述收纳容器的特征在于，由陶瓷构成。
[0011]或者，所述收纳容器的特征在于，由树脂构成。
[0012]本发明所涉及的电子照相机的特征在于，具有所述拍摄装置。
[0013]发明的效果
[0014]本发明所涉及的拍摄装置，在电源电路构成于芯片元件内部的情况下，能够使从该内部电源向针对每一列配置的电路进行供给的配线的配线电阻减小。
【专利附图】
【附图说明】[0015]图1是表示拍摄装置100的构成例的图。
[0016]图2是固体成像元件101及封装件102的剖视图。
[0017]图3是表示逐次比较型AD转换器的构成例的图。
[0018]图4是表示积分型AD转换器的构成例的图。
[0019]图5是积分型AD转换器的时序图。
[0020]图6是用于说明固体成像元件101上的配线电阻的图。
[0021 ]图7是表示向积分型AD转换器供给的电源的图。
[0022]图8是用于说明积分型AD转换器的问题点的图。
[0023]图9是表示配线110和配线167的配置例的图。
【具体实施方式】
[0024]以下，使用附图来具体说明本发明所涉及的拍摄装置的实施方式。图1是表示本发明所涉及的拍摄装置100的结构的框图。
[0025]在图1中，拍摄装置100由在半导体基板上形成有电路的固体成像元件101、以及收纳固体成像元件101的封装件102构成。
[0026]固体成像元件101具有像素部103、垂直扫描电路104、列电路105、水平输出电路106和内部电源107。
[0027]像素部103具有以矩阵状(N行M列)配置的多个像素P。另外，各像素P具有下述部件等，即:光电二极管，其积蓄与入射光量对应的电荷；放大晶体管，其转换为与积蓄的电荷量对应的电信号并进行放大；以及选择晶体管，其基于由垂直扫描电路104施加的定时信号，将放大后的电信号读出到垂直信号线VLINE中。此外，对于像素P的电路及动作省略详细说明。
[0028]垂直扫描电路104施加从像素部103的各像素P将被进行了光电转换后的电信号读出到垂直信号线VLINE的定时。此外，对垂直信号线104的动作进行控制的信号或基准时钟等从外部施加，在图1中进行了省略。
[0029]列电路105包括针对每条垂直信号线VLINE设置的所有电路，在本实施方式中具有PGA电路151、ADC电路152等电路，也可以设置⑶S电路(相关双采样电路)等。此外，PGA电路151及ADC152在后面详细说明。
[0030]水平输出电路106是将从列电路105输出的信号按各列向外部输出的电路。例如对于从像素部103按各行读出到垂直信号线VLINE并经由列电路105输出的模拟信号、或通过ADC电路152转换成数字后的数字数据，暂时保持一行的量，并以像素为单位顺次向外部输出。
[0031]内部电源107是用于向列电路105供给电源的、配置在固体成像元件101内部的电源电路。例如在PGA电路151的情况下，施加偏压电源或基准电压VREF。另外，在ADC电路152的情况下，施加AD转换时的低电压侧的基准电压VRB。
[0032]在这里，在下面的说明中，将指示NXM个像素P中的特定的像素的情况下，添加坐标(行编号，列编号)而例如表述为像素p(i，I)，在所有像素相同的情况下，省略坐标而表述为像素P。另外，对于垂直信号线VLINE及列电路105也相同地，在指示特定列的垂直信号线VLINE或列电路105的情况下，添加(列编号)，例如表述为垂直信号线VLINE (I)或列电路105(1)，在全部相同的情况下，省略列编号而表述为垂直信号线VLINE或列电路105。
[0033]在图1中，固体成像元件101收纳在封装件102中，固体成像元件101侧的焊盘和封装件102侧的引脚之间由接合线连接。此外，在图1中，与本实施方式的说明相关的、从内部电源107向列电路105供给电源的配线110 (固体成像元件101内部的配线(与第I配线对应))的左端焊盘161及右端焊盘163，分别与封装件侧的引脚162及引脚164通过接合线连接。
[0034]在这里，在图2中示出拍摄装置100的剖面的情况。图2是表示固体成像元件101收纳在封装件102中的情况的图，在加工为阶梯状的封装件102中配置有固体成像元件101。并且，加工为与固体成像元件101高度相同且配置在封装件102中段的引脚162、和固体成像元件101的左端焊盘161之间由金接合线165连接。相同地，固体成像元件101的右端焊盘163和配置在封装件102中段的引脚164之间由金接合线166连接。此外，如图1中说明所示，固体成像元件101上的左端焊盘161和右端焊盘163之间由固体成像元件101内部的配线110连接，从内部电源107向列电路105供给电源。
[0035]在图2中，引脚162及引脚163贯穿封装件102并露出在拍摄装置100的外部引脚168处。此外，外部引脚168是为了确认内部电源107的动作而对电压VRB进行监控的端子。在这里，在本实施方式所涉及的拍摄装置100中，封装件102由层叠型的封装件构成，利用配置于层间的配线167 (固体成像元件101外部的配线(与第2配线对应))，将引脚162和引脚163进行连接。由此，固体成像元件101内部的配线110和配置于封装件102的层间的外部配线167并联配置，从而能够减小配线电阻。例如在将配线110的电阻设为R1、配线167的电阻设为R2的情况下，固体成像元件101上的左端焊盘161和右端焊盘163之间的电阻R3通过1/R3 = 1/R1+1/R2的算式求出。 [0036]由此，能够使从配置在列电路105左端或右端的内部电源107所供给的电源电压由于配线电阻而导致的电压降减少。
[0037]下面，说明由于配线电阻导致的电压降较大的情况下的问题点。图3是作为列电路105的一个例子而示出PGA电路151及ADC电路152的电路例的图。
[0038]在图3中，PGA电路151由运算放大器0P1、电容器C11、可变电容器C12和开关PGA_AZ构成。从像素P读出到垂直信号线VLINE的电信号，通过电容器Cll输入到运算放大器OPl的负输入端子(一)。在这里，运算放大器OPl的正输入端子(+)被施加来自内部电源107的基准电压VREF。并且，根据由负反馈用的可变电容器C12和输入侧的电容器Cll之间的比例确定的增益进行放大，并从运算放大器OPl输出。此外，开关PGA_AZ是用于对可变电容器C12中积蓄的电荷进行重置的开关，实际上，将从重置后至曝光前的像素P的电信号(暗信号)读出后，读出曝光后的像素P的电信号(光信号)而对各像素的电路的偏差进行校正。
[0039]ADC电路152是用于将从PGA电路151输出的模拟信号转换为数字数据的AD转换电路。AD转换电路已知具有各种方式，在这里，针对通常的逐次比较型AD转换器的例子和积分型AD转换器的例子进行说明。此外，其它方式的AD转换器也同样地，能够在利用由内部电源107所供给的电压的情况下进行应用。
[0040][逐次比较型AD转换器的例子]
[0041]图3是通常的逐次比较型ADC电路152的电路例。逐次比较型ADC电路152由采样保持电路180、比较器181、计数器182、DA转换器183和译码器184构成。从PGA电路151输出的电信号暂时保持在采样保持电路180中，在比较器181与DA转换器183的输出电压进行比较。并且，例如在DA转换器183的输出电压大于由采样保持电路180所保持的电压的情况下，使计数器182的计数停止，将该计数值由译码器184译码后得到的值，作为AD转换后的数字数据输出。在这里，DA转换器183被施加基准电压VR，但如果该基准电压VR由于配线110的电阻分量而在各列之间产生偏差，则会发生AD转换后的数字数据也会在各列之间产生偏差的问题。此外，并不仅限于基准电压VR，在从固体成像元件101内的内部电源107供给比较器181的偏压电源的情况下，也会产生相同的问题。
[0042]另外，在画面的一部分入射了强光时，有时同一行的像素会发生成为黑或白的现象(拖影)。这是由于，在从固体成像元件101的一侧所配置的内部电源107供给基准电压VR的情况下，配线110为共用配线，从而如果入射强光，则流过的电流变大，对其它列的ADC电路152产生影响。
[0043][积分型AD转换器的例子]
[0044]下面， 针对ADC电路152为积分型AD转换电路的情况的例子进行说明。图4示出作为ADC电路152而使用积分型AD转换器的情况的电路例。另外，图5是图4的ADC电路152的主要部分的时序图。
[0045]在图4中，读出到垂直信号线VLINE的信号在由PGA电路151放大后，通过ADC电路152前级的开关SPLl及开关SPL2而被采样保持到电容器Cl至C8，然后转换为数字数据。此外，在ADC电路152中，从内部电源107经由配线110施加电压VRB。电压VRB是AD转换的低电压侧的基准电压，在这里设为IV。另外，电压VRT是AD转换的高电压侧的基准电压，在这里设为2V。此外，斜坡电压VRAMP施加斜坡输出波形的电压。
[0046]首先，在图5的定时Tl，配置在ADC电路152前级的2个开关SPLl、SPL2、开关PGA_AZ和开关ADC_AZ接通，在直至定时T2为止的期间将暗信号(未曝光时的像素的信号)取入到电容器C10。然后，在定时T3，开关SPLl及开关SPL2接通，开始取入信号(曝光时的像素的信号)，在定时T4，成为开关SPLl及开关SPL2断开的时刻，信号被作为从电容器Cl至C8的电压Vcm而取入。此外，在该期间，开关SWll至SW18成为接通状态，电容器Cl至C8的对电极与电压VRT连接。在这里，与电压VRT连接的开关SWl2至SW18、与电压VRB连接的开关SW2至SW8，相互之间排他地进行动作，例如在开关SW2接通的情况下，开关SW12断开，相反，在开关SW2断开的情况下，开关SW12接通。此外，开关SWl和SWll在粗(coarse)转换中排他地进行动作，在精细转换中，开关SWl和SWll —起断开，开关SW21接通。
[0047]在下一个从定时T5至T6的期间进行粗转换(粗略AD转换)。在图5的例子中，在粗转换中决定高位的3位数字值。首先，在定时T5，如果与电容器Cl连接的开关SWl接通(排他地，开关SWll断开)，则电容器Cl的一侧从电压VRT切换为电压VRB，信号的电压Vcm下降(VRT — VRB)/8。然后，如果与电容器C2连接的开关SW2接通(排他地，开关SW12断开)，则电容器C2的一侧从电压VRT切换为电压VRB，并且信号的电压Vcm下降(VRT —VRB)/8。以下，相同地从开关SW3至SW8的每次重复时，信号的电压Vcm就阶段性地下降(VRT — VRB)/8。并且，在比较器CPl的输出反转的时刻，停止从开关SWl至SW8的切换，将此时的开关SWl至SW8的接通/断开状态转换为3位的数字值。在图5的例子中，由于在至开关SW8为止接通的时刻，比较器CPl反转，所以AD转换后的高位的3位的值为“111”。[0048]在下一个从定时T6至T7的期间进行精细转换(细微AD转换)。在ADC电路152构成8位AD转换器的情况下，通过粗转换而决定高位的3位的数字值，通过精细转换而决定低位的5位的数字值。首先，在定时T6，开关SW21接通(开关SWl和SWll —起断开)，施加斜坡电压VRAMP，在从定时T6至T7的期间，从电压VRT变化到电压VRB。然后，再次对比较器CPl反转时的定时tl和定时T6的时间进行测量，根据时间比例求出低位的5位。例如，将定时T6和T7的期间以5位(10进制:32)的量化幅度进行等分，与从定时T6至定时tl的时间对应地求出低位的5位。例如在定时T6和T7的中间存在定时tl的情况下，低位的5位为“10000 (10进制:16) ”。此外，在这里对进行8位AD转换的情况进行了说明，但也可以是12位AD转换。另外，将子区域划分为高位的3位、低位的5位，但也可以是其它位数的组合。
[0049]在这里，在图4中，ADC电路152的所有开关通过控制部CTLl进行接通/断开控制。另外，控制部CTLl与比较器CPl的输出对应地控制粗转换和精细转换。例如在粗转换中，如图5中说明所示，直至比较器CPl的输出反转为止，从开关SWl至SW8顺次进行接通(SW11至SW18排他地断开)，在比较器CPl的输出反转的时刻，确定高位的3位。此外，在精细转换中，开关SW21接通(SWl和SWll断开)而将斜坡电压VRAMP施加给电容器Cl，对从定时T6开始至比较器CPl的输出再次反转的定时tl为止的时间进行测量，根据时间比例求出低位的5位。并且，控制部CTLl将通过粗转换求出的高位的3位、和通过精细转换求出的低位的5位组合，作为最终的8位AD转换值而输出。由此进行积分型的AD转换。
[0050]下面，使用图6，说明在从内部电源107供给电压VRB的情况下的积分型AD转换器的问题点。图6是拍摄装置100的固体成像元件101的俯视图。此外，在图6中，与图1相同附图标记的部件表示同一部件。在图6中，设置在固体成像元件101内的内部电源107配置在像素部103的左侧，内部电源107的输出Vout通过固体成像元件101内的配线110向各列的列电路105施加。但是，由于配线110是从固体成像元件101的左端至右端的较长距离内进行配线，所 以分布电阻Rla被累计而具有配线电阻Rl (Rla < Rl)。由于该配线电阻而产生使得从内部电源107施加的电源的电压降变大的问题。特别是ADC电路152为积分型AD转换电路的情况下，如图7所示，作为施加AD转换的量化区域的基准电压，而施加高电压侧的电压VRT和低电压侧的电压VRB。此外，内部电源107的输出Vout提供电压VRB,电压VRT是从拍摄装置100的外部提供的。另外，斜坡电压VRAMP是通过在固体成像元件101内部产生从电压VRT至变到电压VRB的电路而得到的。
[0051]在这里，在从外部供给来的电压VRT的情况下，由于是从外部引脚进行供给的，所以能够不偏向左端或右端地进行供给，由于通常使用封装件配线等，所以与内部电源107这种仅在固体成像元件101内进行配线的情况相比，能够减少对电压降的影响。与此相对，如图6所示，在从配置于固体成像元件101的内部电源107供给电源的情况下，在固体成像元件101内配线，但在例如全画幅的CMOS传感器中，由于元件的微细化而无法充分确保配线110的线宽及厚度，由此，配线电阻变大，从而电压降增加。另外，由于布局的制约而内部电源107在固体成像元件101内偏向左端或右端地配置，所以配线长度变长而对电压降的影响变大。
[0052]在图4所示的积分型AD转换器的情况下也与其它AD转换器的情况相同，如果从内部电源107供给的电压VRB的电压降增加，则容易发生前面所说明的拖影现象(横向)。这是由于与前面的AD转换器的例子相同地，在从配置于固体成像元件101 —侧的内部电源107供给电压VRB的情况下，配线110为共用配线，所以如果入射强光，则流过的电流变大，配线110的电压发生波动，从而对其它列的ADC电路152产生影响，产生拖影。
[0053]另外，在积分型AD转换器的情况下，还存在该AD转换器特有的子区域连接阶梯的问题。子区域连接阶梯是通过对AD转换的全区域的信号进行容量切换而对信号电平进行判定的，所以产生下述问题，即，电压VRB的变动导致容量切换时的信号电平不连续，无法进行正确的电平判定。例如图4及图5的情况下，在电容器Cl至CS的各电容器的一侧每次从电压VRT切换为电压VRB时，信号的电压Vcm必须阶梯性地下降(VRT — VRB) /8的电压，但在由于配线电阻而导致电压降较大的情况下，电压VRB变动为电压VRB’，由此，下降量不会是将(VRT - VRB)的电位差准确地1/8计算后的电压。因此，产生入射光量和AD转换输出的特性不连续的问题，画质变差。图8(a)及图8(b)是横轴表示入射光量，纵轴表示AD转换输出的特性的图。图8(a)示出每次向电容器施加的电压从电压VRT切换为电压VRB时就重叠1/8，电压连续变化的理想特性。此外，在图8(a)中，为了容易理解切换前后的特性的重叠部分，将切换前后的特性略微上下偏离而夸张地进行了描绘。另一方面，图8(b)示出存在配线电阻导致的电压降的情况的特性，在切换时，入射光量和AD转换输出的特性不连续，出现条带。如果发生如图8(b)那样的不连续的特性，则在例如亮度逐渐变化的渐变图像的情况下，会发生在特定的亮度部分出现条带等的影响。
[0054]因此，在本实施方式所涉及的拍摄装置100中，如图9(a)所示，固体成像元件101的配线110的两端分别与固体成像元件101侧的焊盘161、163连接，并通过接合线165、166分别与封装件102侧的引脚162、164连接。并且，如图9(b)所示，封装件102侧的引脚162和引脚164之间通过设置在封装件102内的Au (金)或Cu (铜)等配线167连接。此外，封装件102由陶瓷或树脂形成的层叠型封装件(例如8层等)构成，因此，能够在层间形成配线167。
[0055]这样，本实施方式所涉及的拍摄装置100，在从形成于固体成像元件101内部的内部电源107供给电源的情况下，通过将固体成像元件101内的配线110、和设置于封装件102侧的配线167并联连接，从而能够降低从内部电源107供给的电源的配线电阻。由此，配线电阻导致的电压降减少，能够抑制拖影、解决积分型AD转换器特有的子区域连接阶梯
差等问题。
[0056][应用于PGA电路151的例子]
[0057]在上述的实施例中，针对从内部电源107向针对每一列设置的AD转换电路供给电源的情况进行了说明，但并不必须为AD转换电路，能够应用于从固体成像元件101内的内部电源107通过内部配线向针对每一列设置的列电路105供给电源的所有现有电路，能够降低配线电阻。
[0058]例如对于图4所说明的PGA电路151，在从设置于固体成像元件101内的内部电源107供给偏压电源或参照电源(除从外部进行供给的电源之外)等的情况下，也同样地能够应用。例如在从内部电源107供给偏压电源的情况下，如果在同一行的像素中入射强光，则产生下述问题，即，由于配线电阻较高，导致偏压电源波动而产生拖影，由于偏压电压偏差而导致输出电平产生偏差。
[0059] 在这种情况下，在本实施方式所涉及的拍摄装置100中，通过如图2所示，在封装件102中设置配线167并与固体成像元件101内的配线110并联连接，从而能够使从内部电源107供给的电源的配线电阻减小，由此，能够防止PGA电路151中的拖影发生等导致的画质劣化。
[0060]此外，在上述实施例中，针对PGA电路151及ADC电路152的情况进行了说明，但从设置于固体成像元件101内的内部电源107向针对每一列设置的电路(列电路105或像素部102等)供给电源的情况下也可以同样地进行应用，得到能够使从内部电源107供给的电源的配线电阻减小这一效果。
[0061]以上，针对本发明所涉及的拍摄装置，在各实施方式中举例进行了说明，但能够在不脱离其精神或其主要特征的范围内，以其它各种方式实施。因此，上述实施方式无论从哪一点来说都仅为例示，并不能限定地进行解释。本发明是根据权利要求书的范围所示出的发明，并不由说明书的正文进行限制。此外，属于权利要求书的范围的等同范围内的变形或变更，均包括在本发明的范围内。
_2] 附图标记的i兑明
[0063] 100…拍摄装置；101…固体成像元件;102…封装件;103…像素部;104…垂直扫描电路;105…列电路;106…水平输出电路;107…内部电源;110…配线;151…PGA电路；152…ADC电路；161、163…焊盘；162、164…引脚；165、166…接合线；167…配线；168…外部引脚；180…采样保持电路；181…比较器；182…计数器;183…DA转换器；184…译码器；P…像素；VLINE…垂直信号线；SPL1、SPL2…开关；C1至C8、CIO、Cll…电容器；C12…可变电容器；PGA_AZ、ADC_AZ…开关；TSW、SPLU SPL2…开关；SW1 至 SW8、Sffll 至 SW18、SW21 …开关；CP1...比较器； 0P1…运算放大器；CTL1…控制部。
【权利要求】
1.一种拍摄装置，其特征在于，具有: 拍摄元件，该拍摄元件具有:像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第I配线与所述信号处理部连接，向所述信号处理部供给电源；以及 收纳容器，其收容所述拍摄元件，并且具有与所述第I配线连接而构成并联电路的第2配线。
2.根据权利要求1所述的拍摄装置，其特征在于， 所述信号处理部具有放大部，其对从所述像素部读出的所述信号进行放大并输出。
3.根据权利要求1或2所述的拍摄装置，其特征在于， 所述信号处理部具有A/D转换部，该A/D转换部将从所述像素部读出的所述信号转换为数字信号并输出。
4.根据权利要求1至3中任一项所述的拍摄装置，其特征在于， 所述第2配线形 成在所述收纳容器中。
5.根据权利要求1至4中任一项所述的拍摄装置，其特征在于， 所述收纳容器由陶瓷构成。
6.根据权利要求1至4中任一项所述的拍摄装置，其特征在于， 所述收纳容器由树脂构成。
7.一种电子照相机，其特征在于， 具有权利要求1至6中任一项所述的拍摄装置。
【文档编号】H04N5/374GK104025568SQ201280065092
【公开日】2014年9月3日 申请日期:2012年12月27日 优先权日:2011年12月28日
【发明者】驹场贵文 申请人:株式会社尼康